آمار
| تعداد نشریات | 43 |
| تعداد شماره‌ها | 1,229 |
| تعداد مقالات | 15,075 |
| تعداد مشاهده مقاله | 50,611,683 |
| تعداد دریافت فایل اصل مقاله | 13,702,903 |
طراحی و پیاده‌سازی یک سلول تمام جمع‌کننده تقریبی سرعت-بالا و انرژی-پایین با فناوری CNFET قابل به‌کارگیری در پردازش تصویر | ||
| مجله مهندسی برق دانشگاه تبریز | ||
| دوره 53، شماره 1 - شماره پیاپی 103، فروردین 1402، صفحه 25-35 اصل مقاله (1.51 M) | ||
| شناسه دیجیتال (DOI): 10.22034/tjee.2023.16012 | ||
| نویسندگان | ||
| فاطمه داننده1؛ یاور صفایی مهربانی* 2؛ رضا فقیه میرزایی3 | ||
| 1دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران | ||
| 2استادیار، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران | ||
| 3دانشیار، گروه مهندسی کامپیوتر، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران | ||
| چکیده | ||
| محاسبات تقریبی به‌عنوان یک روش نوین برای غلبه بر مشکلات تأخیر، مصرف انرژی و مساحت اشغالی مدارهای دیجیتال در نظر گرفته می‌شود. در این مقاله، یک سلول تمام جمع‌کننده تقریبی نوین ارائه می‌شود که مبنای طراحی آن بر اساس ترکیب سبک‌های منطقی CMOS استاندارد و ترانزیستور عبور است. تأخیر هر سلول در ساختار جمع‌کننده مواج تنها یک ترانزیستور است؛ از این‌رو مدار جمع‌کننده دارای سرعت بالایی است. از فناوری ترانزیستور اثر میدان نانولوله کربنی (CNFET) برای شبیه‌سازی و پیاده‌سازی سلول پیشنهادی استفاده می‌شود. شبیه‌سازی‌های جامعی با استفاده از ابزار HSPICE در برابر ولتاژهای منبع تغذیه، بارهای خروجی و دمای محیط متفاوت انجام شده است. نتایج شبیه‌سازی تأیید می‌کنند که سلول پیشنهادی از نظر تأخیر، حاصل‌ضرب توان-تاخیر (PDP) و حاصل‌ضرب انرژی-تاخیر (EDP) کارآمدتر از همتایان خود است. همچنین، در سطح کاربرد، با استفاده از ابزار MATLAB از ترکیب دو تصویر برای ارزیابی کارایی سلول پیشنهادی استفاده شده است. نتایج شبیه‌سازی سطح کاربرد تصدیق می‌کند که سلول پیشنهادی عملکرد قابل قبولی دارد و تصاویر خروجی را با کیفیت مناسب برای استنباط توسط انسان تولید می‌کند. | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 199 تعداد دریافت فایل اصل مقاله: 228 |
||