Design and Implementation of a High-Speed and Low-Energy Approximate Full Adder Cell with CNFET Technology Applicable in Image Processing

Fatemeh Danandeh¹, Yavar Safaei Mehrabani^{1,*}, Reza Faghih Mirzaee²

¹ Department of Computer Engineering, North Tehran Branch, Islamic Azad University, Tehran, Iran ² Department of Computer Engineering, Shahr-e-Qods Branch, Islamic Azad University, Tehran, Iran E-mails: fdanandeh33@gmail.com; y.safaei@iau-tnb.ac.ir; r.f.mirzaee@qodsiau.ac.ir *means corresponding author

Short Abstract

Approximate computing has emerged as a new method to overcome the delay, energy consumption and area consumption of digital circuits. In this paper, a new approximate full-adder cell, which is based on the combination of the standard CMOS and pass transistor logic styles, is presented. The critical path in the structure of a ripple adder equals only one transistor; Therefore, the adder circuit has high speed. Carbon nanotube field-effect transistor (CNFET) technology is used to simulate and implement the proposed cell. Comprehensive simulations are carried out using HSPICE tool against different power supply voltages, output loads, and ambient temperatures. Simulation results confirm that the proposed cell is more efficient than its counterparts in terms of delay, power-delay product (PDP) and energy-delay product (EDP). At the application level, using the MATLAB tool, the application of image blending is used to evaluate the efficiency of the proposed cell. Simulation results of image processing confirm that the proposed cell has a reasonable performance and produces output images with suitable quality for human inference.

Keywords

Full adder, Carbon nanotube, High-speed, Low-energy, Image processing.

1- Short Introduction

Full adder cell is one of the main components of digital systems. This cell is usually placed along the critical path of arithmetic circuits and plays a key role in determining delay and power consumption of the entire digital system. In this paper, by using the combination of the standard CMOS and pass transistor logic styles, a novel high-speed and low-energy approximate full adder cell is presented. To implement the proposed cell, carbon nanotube field-effect transistor (CNFET) is used.

2- Proposed Work and Methodology

The proposed design is based on the combination of standard CMOS and pass transistor logic styles. It consists of only 10 transistors. One remarkable advantage of the proposed design is that its critical path contains only one transistor when it is utilized inside a ripple carry adder. Hence, it operates very fast. Simulations are carried out by the HSPICE tool in various situations including different power supply voltages, loads, and temperatures. Simulation results confirm the superiority of the proposed cell compared to the state-of-the-art circuits. Also, the proposed cell is applied in image blending application to study its efficiency in image processing applications.

3- Conclusion

Approximate computing can effectively be used in error-tolerant applications such as image, audio, and video processing. Among the different types of arithmetic circuits, full adder plays a key role in determining the performance of a digital system. In this paper, an efficient approximate full adder cell was proposed. The proposed cell is based on the combination of the standard CMOS and pass transistor logic styles. Comprehensive simulations were performed at both transistor and application levels to evaluate the efficiency of the circuits. Simulation results confirmed that the proposed cell is more efficient than other circuits in terms of delay, PDP, and EDP. The results of image processing also showed that this cell can be effectively used in the appication of image blending.

4- References

[21] S. Salavati, M. H. Moaiyeri, K. Jafari, "Ultra-efficient nonvolatile approximate full-adder with spin-hall-assisted MTJ cells for in-memory computing applications", IEEE Transactions on Magnetics, vol. 57, no. 5, pp. 1-11, May 2021.

[22] M. Mirzaei, S. Mohammadi, "Process variation-aware approximate full adders for imprecision-tolerant applications", Computers & Electrical Engineering, vol. 87, p. 106761, 2020.

[23] Z. Zareei, M. Bagherizadeh, M. H. Shafiabadi, Y. Safaei Mehrabani, "Design of efficient approximate 1-bit full adder cells using CNFET technology applicable in motion detector systems", Microelectronics Journal, vol. 108, pp. 1-13, 2021.

طراحی و پیادهسازی یک سلول تمام جمع کننده تقریبی سرعت-بالا و انرژی-پایین با فناوری CNFET قابل به کارگیری در پردازش تصویر

فاطمه داننده

دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران

یاور صفایی مهربانی استادیار، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران

رضا فقیه میرزایی دانشیار، گروه مهندسی کامپیوتر، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران

چکیدہ

محاسبات تقریبی بهعنوان یک روش نوین برای غلبه بر مشکلات تأخیر، مصرف انرژی و مساحت اشغالی مدارهای دیجیتال در نظر گرفته میشود. در این مقاله، یک سلول تمام جمع کننده تقریبی نوین ارائه میشود که مبنای طراحی آن بر اساس ترکیب سبکهای منطقی CMOS استاندارد و ترانزیستور عبور است. تأخیر هر سلول در ساختار جمع کننده تقریبی نوین ارائه میشود که مبنای طراحی آن بر اساس ترکیب سبکهای منطقی CMOS استاندارد و ترانزیستور عبور است. تأخیر هر سلول در ساختار جمع کننده مواج تنها یک ترانزیستور است؛ از اینرو مدار جمع کننده دارای سرعت بالایی است. از فناوری ترانزیستور اثر میدان نانولوله کربنی (CNFET) برای شبیه سازی و پیاده سازی سلول پیشنهادی استفاده میشود. شبیه سازی های جامعی با استفاده از ابزار HSPICE در برابر ولتاژهای منبع تغذیه، بارهای خروجی و دمای محیط متفاوت انجام شده است. نتایج شبیه سازی های جامعی با استفاده از ابزار HSPICE در برابر ولتاژهای منبع تغذیه، بارهای خروجی و دمای محیط متفاوت انجام شده است. نتایج شبیه سازی تأیید می کنند که سلول پیشنهادی از نظر تأخیر، حاصل ضرب توان-تاخیر (PDP) و راحل ضرب انرژی-تاخیر (PDJ) و ریشنهادی انولوله کربنی در این مای مدر برای ارزیابی کاربی و بای مسلول در ساین مدر بای ایزیابی کاری و برای ارزیابی کارای و پیاده سازی سلول پیشنهادی است. نتایج شبیه سازی تأید می کنند که سلول پیشنهادی از نظر تأخیر، حاصل ضرب توان-تاخیر (PDJ) و حاصل ضرب انرژی-تاخیر (PDJ) و راحل ضرب انرژی-تاخیر (EDP) کارآمدتر از همتایان خود است. همچنین، در سطح کاربرد، با استفاده از ابزار MATLAB از ترکیب دو تصویر برای ارزیابی کارایی سلول پیشنهادی استفاده شده است. نتایج شبیه سازی سلول پیشنهادی عملکرد قابل قبولی دارد و تصاویر خروجی را با کیفیت مسلول پیشنهادی استفاده شده است. نتایج شبیه مازی سلول پیشنهادی عملکرد قابل قبولی دارد و تصاویر خروجی را با کیفید می مسلول پیشنهادی این قبل قبولی دارد و تصاویر خروجی را با کیفیت محلو است است.

کلمات کلیدی تمام جمعکننده، نانولوله کربنی، سرعت-بالا، انرژی-پایین، پردازش تصویر.

> نام نویسنده مسئول: دکتر یاور صفایی مهربانی ایمیل نویسنده مسئول: y.safaei@iau-tnb.ac.ir

> > تاریخ ارسال مقاله: ۱۴۰۱/۰۷/۱۸ تاریخ(های) اصلاح مقاله: ۱۴۰۱/۰۹/۲۳ تاریخ پذیرش مقاله: ۱۴۰۱/۱۱/۱۸

۱– مقدمه

امروزه تعداد زیادی از دستگاههای قابل حمل در حوزه اینترنت اشیا^۱، محاسبههای لبه، یردازش نزدیک به حسگر و غیره استفاده می شوند. از آنجایی که آنها با باتری کار میکنند، مصرف انرژی مهم ترین محدودیتی است که باید در نظر گرفته شود. علاوه بر این، سرعت و مساحت اشغال شده توسط مدارهای ديجيتال نيز جزو معيارهاي كليدي هستند؛ زيرا پيچيدگي الگوريتمها بهشدت در حال افزایش است [۱، ۲]. با توجه به اینکه پیش بینی می شود قانون مور^۲ به پایان خود نزدیک شود، مقیاسبندی فناوری نیمههادی نمی تواند مصرف انرژی را در آینده به طور محسوس کاهش دهد. اخیراً، محاسبه تقریبی^۳ بهعنوان یک راهکار نوین برای انجام محاسبهها با انرژی پایین مطرح شده است. در این روش، با استفاده از کاهش دقت خروجیها در برنامههای مقاوم در برابر خطا^۴ مانند پردازش چندرسانهای (تصویر، صدا و ویدیو) می توان مصرف انرژی مدار را کاهش داد. به دلیل توانایی ادراکی محدود انسان، کاهش کیفیت تصویر برای کاربر نهایی چندان قابلدرک نیست [۳]. در میان مدارهای حسابی مختلف، از جمع کنندهها به طور گستردهای در طراحی یک سیستم دیجیتال استفاده می شود. مدارهای دیگری مانند تفریق کنندهها، ضرب کنندهها و تقسیم کنندهها را می توان با استفاده از عمل جمع طراحی کرد. یک سلول تمام جمع کننده^۵ بهعنوان بلوک پایه برای بسیاری از مدارهای حسابی شناخته می شود؛ بنابراین، کاهش مصرف انرژی، تأخیر و مساحت آن میتواند به طور مستقیم بر عملکرد کل یک سیستم دیجیتال تأثیر بگذارد [۴، ۵]. در همین راستا، یک طراحی جدید برای سلول تمام جمع کننده تقریبی با سرعت بالا و انرژی کم در این مقاله پیشنهاد شده است.

برخی چالشها برای کوچکسازی ترانزیستورهای اثر میدان فلز-اکسید-نیمههادی⁶ در مقیاس نانو وجود دارد. در مقیاس نانو، ترانزیستورهای MOSFET با مشکلهای جدی ازجمله کنترل پذیری کمتر پایه گیت، اثر کانال کوتاه و جریان نشتی بالا مواجه هستند [۲]. برای غلبه بر این مشکلها، برخی فناورى هاى جديد مانند ترانزيستور اثر ميدان نانولوله كربنى^٧، آتوماتاى کوانتومی سلولی^۸ و همچنین ترانزیستور تک الکترونی^۹ در حال بررسی هستند [۶]. در میان این فناوریهای نوظهور، CNFET به دلیل ویژگیهای فیزیکی، الكتريكي و حرارتي فوق العادهاش احتمالاً جايكزين ترانزيستورهاي MOSFET خواهد شد [۷]. ساختار و ویژگیهای الکتریکی ذاتی CNFETها و MOSFETها مشابه هستند. در مقایسه با MOSFETها، CNFETها به دلیل ساختار شبکهای یکبعدی و عملکرد نزدیک به بالستیک، کلیدزنی ۲۰ سریعتر و مصرف انرژی كمترى دارند. CNFETهاى نوع P و PCNFET و NCNFET) با ابعاد مساوى، دارای تحرک حامل یکسانی هستند. این ویژگی، تعیین اندازه ابعاد ترانزیستورهای موجود در مدارهای پیچیده را تسهیل میکند. علاوه بر این، ولتاژ آستانه^{۱۱} ترانزیستورهای CNFET را میتوان با تغییر قطر نانولولههای کربنی^{۱۲} تنظیم کرد؛ بنابراین، فناوری CNFET برای طراحی مدارهای چند

- Internet of Things (IoT)
- ^r Moore's law
- ^r Approximate Computing (AC)
- * Error-resilient application
- ^a Full Adder (FA)
- ⁶ Metal-Oxide-Semiconductor Field Effect Transistor (MOSFET)
- ^v Carbon Nanotube Field Effect Transistor (CNFET)
- [^] Quantum-dot Cellular Automata (QCA)
- [\] Single-Electron Transistor (SET)
- 1. Switching
- 11 Threshold voltage (V_{th})
- ¹⁷ Diameter of Carbon Nanotube (D_{CNT})

آستانهای مناسب است [۸]. شایان ذکر است که یک ریزپردازنده ۱۶ بیتی در دانشگاه MIT با استفاده از فناوری CNFET تولیدشده است که یک پیشرفت قابلتوجه در طراحی مدارهای دیجیتال مبتنی بر CNFET محسوب میشود [۹].

در این مقاله، یک سلول تمام جمع کننده تک بیتی با سرعت بالا، انرژی پایین و مساحت کم ارائه میشود. طرح پیشنهادی از ترکیب دو منطق CMOS^{۱۲} استاندارد و ترانزیستور عبور^{۱۲} بهره میبرد. سلول تمام جمع کننده دو رقم دودویی و یک رقم نقلی ورودی (C_{in}) را دریافت کرده و رقمهای حاصل جمع (Sum) و نقلی خروجی (C_{out}) را تولید می کند. سلول پیشنهادی سیگنالهای sum و top را به صورت موازی تولید می کند که منجر به عملکرد با سرعت بالا میشود. علاوه بر این، با کاهش فعالیت کلیدزنی گرههای خروجی، مصرف توان نیز به طور قابل توجهی کاهش می یابد. لازم به ذکر است که خروجی های Sum و top سلول تمام جمع کننده نادقیق پیشنهادی در سه حالت از هشت حالت ممکن برای ورودیها اشتباه است.

برای مقایسه کارایی سلول پیشنهادی با طرحهای قبلی، شبیهسازیهای جامعی در سطحهای ترانزیستور و کاربرد انجام میشود. در سطح ترانزیستور، کارایی سلول پیشنهادی نسبت به تغییرات ولتاژ منبع تغذیه، بار خروجی و دمای محیط ارزیابی میشود. در این سطح، مصرف توان، تأخیر، حاصل ضرب توان-تاخیر^{۵۱} و حاصل ضرب انرژی-تاخیر^۲ در نظر گرفته میشود. در سطح کاربرد نیز، سلول پیشنهادی در کاربرد ترکیب تصاویر^{۱۷} برای ارزیابی کیفیت تصاویر خروجی اعمال میشود. ساختار این مقاله به شرح زیر است. افزاره TET، مؤلفههای مصرف توان، معیارهای خطای محاسبات تقریبی و کارهای گذشتگان به طور خلاصه در بخش دوم موردمطالعه قرار میگیرند. در بخش سوم، ساختار سلول پیشنهادی معرفی میگردد. در بخش چهارم، نتایج شبیهسازی ارائه میشود. درنهایت در بخش پنجم نتیجه گیری ارائه میگردد.

در این بخش به طور خلاصه افزاره CNFET، مؤلفههای مصرف توان و معیارهای خطا در محاسبات تقریبی موردبررسی قرار میگیرند.

CNFET افزاره -۱-۲

نانولوله کربنی^{۱۸} با چرخاندن ورقه گرافن^{۱۹} که به ضخامت یک اتم کربن است به شکل استوانهای تولید میشود. بهطورکلی دو نوع نانولوله کربنی وجود دارد. نانولولههای کربنی تک جداره^{۲۰} که با یک ورقه گرافن ساخته میشوند. در مقابل، نانولولههای کربنی چند جداره^{۲۱} از چندین ورقه متحدالمرکز ساخته می شوند. برخلاف MWCNTها که همیشه فلزی هستند، یک SWCNT ممکن است یک رسانا یا نیمههادی باشد. این موضوع با در نظر گرفتن بردار کایرالیتی^{۲۲} است یک رسانا یا نیمههادی باشد. این موضوع با در نظر گرفتن بردار کایرالیتی^{۲۲} که یک جفت عدد صحیح (n_1, n_2) است تعیین میشود. اگر ($K \in Z$) نیمههادی است؛ باشد، آنگاه CNFT فلزی است. در غیر این صورت، CNFT نیمههادی است؛

- ^{\d} Power-Delay Product (PDP)
- ¹⁹ Energy-Delay Product (EDP)
- ^w Image blending
- 1A Carbon Nanotube (CNT)
- 19 Graphene
- ^{v.} Single-Walled Carbon Nanotube (SWCNT)
- " Multi-Walled Carbon Nanotube (MWCNT)
- ^{rr} Chirality vector
- ^{rr} Channel

¹⁷ Complementary Metal Oxide Semiconductor

¹⁴ Pass-Transistor Logic (PTL)

استفاده شوند [۱۰]. علاوه بر این، بردار کایرال ساختار یک CNT را مشخص می کند. سه نوع CNT به نامهای زیگزاگ^۱، صندلی راحتی^۲ و کایرال^۲ وجود دارد. CNTهای زیگزاگ زمانی تشکیل میشوند که یکی از اعداد n_1 یا n_1 برابر با صفر باشد. آنها ممکن است فلزی یا نیمههادی باشند. CNTهای صندلی راحتی زمانی تشکیل میشوند که n_1 برابر با n_2 باشد. آنها همیشه رسانا هستند و برای استفاده بهعنوان کانال ترانزیستور مناسب نیستند. CNT کایرال که یک رسانا یا نیمههادی است، زمانی تشکیل میشود که n_1 برابر با n_2 باشد. [۱۲ رسانا یا نیمههادی است، زمانی تشکیل میشود که n_1 برابر با n_2 نباشد [۱۲]. در این مقاله از نانولولههای کربنی با ساختار زیگزاگ بهعنوان کانال CNFET استفاده شده است. قطر CNT از طریق رابطه (۱) به دست می آید [۱۳] که در این رابطه، ۲۰۱۴۲۳mه و برابر فاصله بین دواتم کربن همسایه در کریستال گرافن است.

$$D_{CNT} = \frac{\sqrt{3}a_0\sqrt{n_1^2 + n_2^2 + n_1n_2}}{\pi} \cong 0.0783 \times \sqrt{n_1^2 + n_2^2 + n_1n_2} \tag{1}$$

ولتاژ آستانه یک افزاره CNFET با استفاده از رابطه (۲) به دست می آید [۱۳] که در این رابطه، پارامترهای ۲٬۴۹۸m a'=-/۲۴۹ و n به ترتیب ثابت شبکه، انرژی پیوند π - π کربن در مدل اتصال محکم و مقدار بار یک الکترون را نشان می دهند.

$$V_{th} = \frac{\sqrt{3}\alpha_0 V_{\pi}}{\sqrt{3}eD_{CNT}} = \frac{\alpha' V_{\pi}}{\sqrt{3}eD_{CNT}} \approx \frac{0.43}{D_{CNT}} \tag{Y}$$

با در نظر گرفتن رابطه (۲)، ولتاژ آستانه یک CNFET را می توان با تنظیم قطر CNTها تنظیم کرد؛ بنابراین، CNFETها برای طراحی مدارهای دیجیتال چند آستانهای بیش از MOSFETها مقبول و مؤثر هستند. در میان انواع مختلف افزارههای CNFET، نوع مانع شاتکی^⁷ و نوع مشابه MOSFET^۵ به طور گسترده استفاده می شوند. افزارههای مشابه MOSFET در مقایسه با افزارههای مانع شاتکی دارای جریان خاموش پایین تر و جریان روشن بالاتری هستند [۱۴]. بر این اساس، از مدل مشابه MOSFET برای طراحی و شبیه سازی مدارهای دیجیتال با کارایی بالا و انرژی پایین در این مقاله استفاده شده است.

۲-۲- مؤلفههای مصرف توان

همان طور که در رابطه (۳) نشان داده شده است، اتلاف توان مدارهای دیجیتال دارای دو منبع اصلی به نامهای پویا^۶ و ایستا^۷ (نشتی^۸) است [۱۵]. توان پویا زمانی اتفاق میافتد که یک انتقال سیگنال در گره وجود داشته باشد. مصرف توان ایستا نیز زمانی است که گرههای مدار در حالت پایدار هستند ولی جریان نشتی وجود دارد. توان پویا سهم غالب در مصرف توان مدارهای دیجیتال را دارد [۱۶].

$$P_{Total} = P_{Dynamic} + P_{Static} \tag{(Y)}$$

اتلاف توان پویا شامل دو جزء به نامهای توان کلیدزنی^{*} و اتصال کوتاه^{۱۰} است. توان کلیدزنی توان تلفشده به دلیل پدیدههای شارژ و دشارژ خازنهای موجود

Zigzag

- * Schottky barrier CNFET
- ^a MOSFET-like CNFET
- ⁹ Dynamic power
- ^v Static power
- ^ Leakage power
- ¹ Switching power
- " Short-circuit power

در مدار دیجیتال در طول انتقال سیگنال است. توان اتصال کوتاه زمانی ایجاد می شود که هر دو شبکه بالابر^{۱۱} و پایین بر^{۱۲} به طور هم زمان فعال باشند که منجر به جریان مستقیم از منبع تغذیه (VDD) به سمت زمین (Vss) می شود. میانگین مصرف توان از طریق رابطه (۴) محاسبه می شود [۱۷] که در این رابطه، پارامترهای *f د C ، α J د Jsc و n* به ترتیب فرکانس ساعت، ضریب فعالیت کلیدزنی یک گره، ظرفیت بار، جریان نشتی، جریان اتصال کوتاه و تعداد گرهها را نشان می دهند. ضریب فعالیت کلیدزنی به عنوان میانگین تعداد انتقال گره در طول یک دوره ساعت تعریف می شود.

$$P_{Total} = P_{Switching} + P_{Short-circuit} + P_{Static}$$

$$= fV_{DD}^{2} \sum_{i=1}^{n} \alpha_{i}C_{i} + V_{DD} \sum_{i=1}^{n} I_{SC,i} + V_{DD} \sum_{i=1}^{n} I_{L,i}$$
(*)

فعالیت کلیدزنی یک سلول تمام جمعکننده در یک گره خاص را میتوان با استفاده از رابطه (۵) تخمین زد.

Switching activity (
$$\alpha$$
) = $\frac{Number of '0s'}{8} \times \frac{Number of '1s'}{8}$ (Δ)

گرههای Sum و Sum در یک سلول تمام جمعکننده بارهای خازنی بزرگ را راهاندازی میکنند و باعث اتلاف توان پویا بالایی میشوند. برای کاهش فعالیت کلیدزنی، میتوانیم فعالیت کلیدزنی در این گرهها را کاهش دهیم. بدین منظور، در سطح تابع منطقی، جدول درستی^{۱۳} تمام جمعکننده به گونهای تغییر می کند که فعالیت کلیدزنی کاهش یابد؛ در حالی که کمترین خطا در خروجیها ایجاد شود. نهایتاً، فعالیت کلیدزنی سلول (*a*Cell) با اضافه کردن فعالیت کلیدزنی گرههای Sum (*a*Sum) و *a*Cout) به دست میآید.

۲-۳- معیارهای خطا

محاسبات تقریبی را میتوان در سطوح انتزاعی مختلف مانند الگوریتم، دروازه منطقی^{۱۴}، یا ترانزیستور پیادهسازی نمود. در محاسبات تقریبی دقت خروجیها تا حد قابل قبولی کاهش داده میشود تا اینکه پارامترهای سختافزاری از قبیل توان مصرفی، تأخیر و مساحت بهبود یابند. درنتیجه باید میان دقت و پارامترهای مدار مصالحه ایجاد شود. در این بخش، برخی از معیارهای کلیدی خطا را به اختصار بررسی میکنیم.

فاصله خطا^{۱۵} برای یک حالت از ورودی برابر تفاضل نتیجه دقیق و تقریبی است [۱۸]. حداکثر فاصله خطا^{۱۶} نیز برابر بزرگ ترین مقدار در بین مجموعهای از EDها است. به مجموع قدرمطلق EDها فاصله خطای کل^{۱۷} می گویند. میانگین فاصله خطا^{۱۸} نیز برابر میانگین قدرمطلق EDها است. همچنین، برای حذف وابستگی معیار MED با عرض بیت یک مدار، مقدار نرمال شده آن محاسبه می شود؛ بنابراین، میانگین فاصله خطای نرمال شده^{۱۹} از تقسیم MED بر حداکثر مقداری که یک مدار می تواند تولید کند به دست می آید. لازم به ذکر است که حداکثر مقداری که یک جمع کننده n بیتی با در نظر گرفتن ارقام

- ^v Truth table
- ^{1†} Gate
- ¹⁴ Error Distance (ED)
- ¹⁹ Maximum Error Distance (MED)
- ¹⁷ Total Error Distance (TED)
- ^{1A} Mean Error Distance (MED)
- 14 Normalized Error Diatence (NED)

^r Armchair

[&]quot; Chiral

¹¹ Pull-Up Netowrk (PUN)

¹⁷ Pull-Down Network (PDN)



نقلی ورودی و خروجی میتواند تولید کند برابر 1-^{۱+۱} است. معیارهایED، MAE را میتوان از طریق روابط (۶) تا (۱۰) به دست آورد [۱۸] که در آنها پارامترهای *ApR ،ExR و N* به ترتیب نشاندهنده نتیجه دقیق، نتیجه تقریبی، تعداد ترکیبهای ورودی ممکن و حداکثر مقدار ممکن خروجی جمع کننده *n* بیتی هستند.

$$ED_i = ExR_i - ApR_i \tag{(?)}$$

 $MAE = \max\{|ED_i|\} \quad for \ i=1 \ to \ M \tag{Y}$

$$TED = \sum_{i=1}^{M} |ED_i|$$
(A)

$$MED = \frac{TED}{M} \tag{9}$$

$$NED = \frac{MED}{N} \tag{(1)}$$

۲-۴- بررسی مدارهای قبلی

در این بخش، چندین سلول تمام جمع کننده تقریبی مربوط به سالهای اخیر که با سبکهای منطقی مختلف طراحی شدهاند را موردبررسی مختصر قرار می دهیم. تمام جمعکنندههای تقریبی که در این بخش مرور میشوند شامل سلولهای AFA ،[۲۱] AOAFA ،[۲۰] BBIFA ،[۱۹] NNIFA سلولهای .[ΥΥ] 9TIFA .[Υβ] ANIFA .[ΥΔ] LAHAF .[Υ۴] APA .[ΥΨ] 15TIFA PTAFA [۲۸] هستند. این جمع کنندهها به ترتیب در شکلهای ۱ تا ۱۰ نشان داده شدهاند. خصوصیات آن.ها شامل تعداد ترانزیستور، طول مسیر بحرانی^۱ (برحسب تعداد ترانزیستور)، تعداد خطای سیگنالهای Sum و Cout در جدول صحت، میزان فعالیت کلیدزنی این خروجیها، پارامترهای MED و NED در جدول ۱ گزارش شده است. برخی از این سلول ها دارای گره مشتر ک^۲ برای به دست آوردن سیگنالهای Sum و Cout هستند. گره مشترک بهاندازه کافی قدرتمند نیست که بتواند بارهای بزرگ موجود در هر دو گره Sum و Cout را راه اندازی کند. درنتیجه، بر مصرف توان و تأخیر مدار تأثیر منفی می گذارد. همچنین، برخی از سلولها دارای ترانزیستورهایی هستند که مدار را با مشکل كاهش ولتاژ آستانه مواجه مي كنند. اين ترانزيستورها كه با علامت ستاره (*) در شکلهای مربوطه نشان داده شدهاند، یا باعث عدم نوسان کامل^۳ گرههای خروجی هستند، یا در گرههای میانی باعث افزایش مصرف توان اتصال کوتاه در معکوس کننده ها می شوند. وجود مشکلات گره مشترک و کاهش ولتاژ آستانه نیز در جدول ۱ برای تمامی جمع کنندهها گزارش شده است. در انتها، سلول 15TIFA از ترکیب فلز-اکسید-نیمههادی (MOScap) برای ایجاد خازن استفاده می کند. در روش MOScap، یک صفحه از خازن پایه گیت^۴ ترانزیستور و صفحه دیگر اتصال پایههای درین^۵، سورس^۶ و بدنه^۷ است. شبکه خازنی برای تولید سطوح ولتاژ مقیاس شده خطی، در گرههایی که با علامت (×) در شکل ۵ نشان داده شدهاند، به کار می روند.

^v Body

^r Common node ^r Non full swing

' Critical path

[†] Gate

^a Drain

^{&#}x27; Source







شکل ۱۱- ساختار سلول تمام جمع کننده پیشنهادی (10TIFA)

جدول ۱- خلاصه مشخصات تمام جمع کنندههای تقریبی پیشین

NED	MED	طول مسیر بحرانی	$\alpha_{\rm Cell}$	α _{Cout}	α_{Sum}	كاهش ولتاژ آستانه	گرہ مشتر ک	تعداد خطای C _{out}	تعداد خطای Sum	تعداد ترانزیستور	نام طرح
۰/۰۸۳	۰/۲۵	۴	۰/۵	۰/۲۵	۰/۲۵	دارد	دارد	•	٢	١٠	NNIFA
۰/۰۸۳	۰/۲۵	۴	۰/۵	۰/۲۵	۰/۲۵	ندارد	دارد	•	۲	١٢	BBIFA
۰/۰۸۳	۰/۲۵	٣	۰/۵	۰/۲۵	۰/۲۵	دارد	ندارد	•	۲	١٠	AOAFA
۰/۱۲۵	۰/۳۷۵	٣	•/۴۶۸۶	•/٣٣۴٣	•/٣٣۴٣	ندارد	دارد	١	٣	٨	AFA
۰/۱۲۵	۰ /۳۷۵	۴	•/۴٨۴٣	٠/٢۵	•/٣٣۴٣	دارد	ندارد	•	٣	۱۰ + ۵ خازن	15TIFA
۰/۰۸۳	۰/۲۵	γ	۰/۵	۰/۲۵	۰/۲۵	ندارد	دارد	•	٢	۱۸	APA
۰/۱۲۵	۰/۳۷۵	٣	•/۴۶۸۶	•/٣٣۴٣	•/٣٣۴٣	ندارد	دارد	١	٣	٩	LAHAF
۰/۱۲۵	۰/۳۷۵	٣	•/۴۶٨۶	•/٣٣۴٣	•/٣٣۴٣	دارد	ندارد	١	٣	١٠	ANIFA
./170	۰/۳۷۵	٣	•/۴۶۸۶	•/٣٣۴٣	•/٣٣۴٣	دارد	دارد	١	٣	٩	9TIFA
•/180	۰/۳۷۵	٣	•/۴۶۸۶	•/7848	•/7848	ندارد	ندارد	١	٣	18	PTAFA

۳- طرح پیشنهادی

در این بخش، ساختار سلول تمام جمع کننده تقریبی پیشنهادی بهتفصیل توضیح داده میشود. خروجیهای Sum و Cout با استفاده از روابط (۱۱) و (۱۲) محاسبه میشوند.

$$Sum = (\overline{A.B}).1 + (\overline{A.B}).\overline{C}$$
(11)

$$C_{out} = (\overline{A.B}).0 + (\overline{A.B}).C \tag{11}$$

شکل ۱۱ ساختار طرح پیشنهادی را در سطح ترانزیستور نشان میدهد. طرح پیشنهادی مبتنی بر تابع منطقی NAND است. از خروجی این تابع بهعنوان پایه انتخابگر ^{۵۰} مالتی پلکسر^{۵۱} استفاده میشود تا اینکه خروجیهای Sum و

Cout تولید شوند. به منظور کاهش تعداد ترانزیستورها، از منطق ترانزیستور عبور برای ساخت مالتی پلکسر استفاده شده است. ضمناً، به منظور حذف معکوس کننده موردنیاز برای تولید مکمل سیگنال انتخابگر، از CNFETهای نوع P استفاده می شود. درنتیجه، توان اتصال کوتاه به میزان قابل توجهی کاهش می ابد. برای اجتناب از به کارگیری گره مشترک در ساختار مدار پیشنهادی، از دو مسیر مستقل برای تولید خروجیهای Sum و Cout استفاده شده است. از آنجایی که طرح پیشنهادی دارای ۱۰ ترانزیستور است، آن را IOTIFA می نامیم. همان طور که در شکل ۱۱ قابل مشاهده است، از تر کیب منطق های CMOS استاندارد و ترانزیستور عبور برای طراحی سلول پیشنهادی استاده شده است. سلول پیشنهادی دارای ساختاری ساده است که منجر به کاهش

 $^{\scriptscriptstyle \Delta \cdot}$ Selector

مقدار	مشخصه
۱.	تعداد ترانزيستور
٣	تعداد خطای Sum
٣	$\mathrm{C}_{\mathrm{out}}$ تعداد خطای
• / ٣٣٣	α_{Sum}
• / ٣٣٣	α_{Cout}
• /4888	α_{Cell}
٣	طول مسیر بحرانی
• /88D	MED
٠/٢٠٨٣	NED
٢	MAE
۵	TED

مساحت اشغالی بر روی تراشه نیز میشود.

مسیر بحرانی سلول متشکل از سه عدد ترانزیستور است. همچنین، زمانی که از این سلول در ساختار جمعکننده مواج^{۵۲} استفاده شود، مسیر بحرانی به تنها یک ترانزیستور کاهش مییابد. در یک بازه زمانی مشخص، خروجی تمام NANDها تعیین میشود. سپس، رقم نقلی در هر سلول از یک مالتی پلکسر که دارای تأخیر یک ترانزیستور است عبور میکند. این موضوع در شکل ۱۲ نشان داده شده است. درنتیجه، این مدار جمعکننده مواج دارای عملکردی با سرعت بسیار بالا خواهد بود.



شکل ۱۲- ساختار سلول پیشنهادی در مدار جمع کننده مواج



شکل ۱۳- چینش سلول تمام جمع کننده پیشنهادی

جدول ۲- جدول درستی تمام جمع کننده تقریبی پیشنهادی

ا	ورودىها		خروجی میانی	خروجیهای دقیق		خروجیهای نادقیق		ED
Α	В	С	(AB)'	C _{out} Sum		C _{out}	Sum	
0	0	0	1	0	0	0	1×	-1
0	0	1	1	0	1	$1 \times$	$0 \times$	-1
0	1	0	1	0	1	0	1	0
0	1	1	1	1	0	1	0	0
1	0	0	1	0	1	0	1	0
1	0	1	1	1	0	1	0	0
1	1	0	0	1	0	$0 \times$	$1 \times$	1
1	1	1	0	1	1	$0 \times$	1	2

^{^Δ^γ} Ripple carry adder

^{۵۳} Layout

جدول ۳- مشخصات تمام جمع کننده تقریبی پیشنهادی

جدول درستی تمام جمع کننده تقریبی پیشنهادی در جدول ۲ نمایش داده شده است. مقدار فاصله خطا برای هر حالت ورودی نیز در همین جدول قابل مشاهده است. سایر مشخصات نیز در جدول ۳ آمده است. جدول درستی سلول پیشنهادی به گونه ای تغییر یافته است که فعالیت کلیدزنی پایین در گرههای خروجی که معمولاً بارهای خازنی بزرگی را راهاندازی می کنند، به دست آید؛ بنابراین، فعالیت کلیدزنی طرح پیشنهادی از مدارهای NNIFA، NNIFA BIFA، AOAFA محمر و با سایر طرحها برابر است. اگرچه سیگنالهای خروجی Sum و APA کمتر و با سایر طرحها برابر است. اگرچه حد زیادی با افزایش قطر نانولولههای کربنی برای ترانزیستورهایی که منجر به کاهش ولتاژ آستانه می شوند، برطرف می شود. برای این منظور، با در نظر گرفتن رابطه (۱)، پارامتر رام را برابر با عدد ۷۳ در نظر می گیریم که منجر می شود تا قطر نانولولهها برابر با ۹۷/۷۵ نانومتر باشد. حال، با توجه به رابطه (۲)، ولتاژ آستانه این ترانزیستورها ۲۵/۷۵ نانومتر باشد. حال، با توجه به رابطه (۲)، ولتاژ آستانه این ترانزیستورها ۲۵/۷۵ نانومتر باشد. حال، با توجه به رابطه (۲)، ولتاژ آستانه این ترانزیستورها ۲۵/۷۵ نانومتر باشد. حال، با توجه به رابطه (۲)، ولتاژ ولتاژ آستانه را تعدیل می کند.

۴- نتایج شبیهسازی

در این بخش نتایج شبیه سازی در دو سطح ترانزیستور و کاربرد ارائه می شوند. در سطح ترانزیستور، طرحهای مختلف در برابر تغییرات ولتاژ منبع تغذیه، بار خروجی و درجه دمای محیط مور دبرر سی قرار می گیرند. در سطح کاربرد نیز از ترکیب دو تصویر که از طریق عملیات جمع انجام می شود جهت ارزیابی طرح پیشنهادی استفاده می شود.

۴-۱- شبیهسازی سطح ترانزیستور

در این بخش، پارامترهای سطح ترانزیستور سلولهای تمام جمع کننده تقریبی بررسی می شوند. برای ایجاد چینش^{۹۳} سلولها از ابزار Electric [۲۹] با کتابخانه mocmos-cn استفاده شده است (۳۰، ۳۱]. این کتابخانه مستقل از فناوری است و قوانین آن مبتنی بر ۸ است. نمای چیدمان سلول پیشنهادی در شکل ۱۳ نشان داده شده است. همان طور که در این شکل قابل مشاهده است، از دولایه فلز برای ایجاد چینش طرح استفاده شده است. جدول ۴، طول، عرض و مساحت سلولهای تمام جمع کننده تقریبی را نشان می دهد. لازم به ذکر است که در همه مدارها از دولایه فلز برای ایجاد چینش استفاده شده است. با در نظر گرفتن این جدول، سلولهای TIFA و AFA به ترتیب دارای بیشترین و کمترین سطح اشغالی هستند. مساحت طرح پیشنهادی نیز از بسیاری طرحها کمتر است.

به منظور انجام شبیه سازی مدارهای تمام جمع کننده تقریبی مبتنی بر فناوری CNFET، از شبیه ساز Synopsys HSPICE به همراه مدل SPICE برای این ترانزیستورها از دانشگاه Stanford که دارای اندازه ۳۲ نانومتر است، استفاده شده است (۳۲، ۳۳]. این مدل مشابه MOSFET برای CNFETهای با یک یا چند نانولوله کربنی استفاده می شود. این مدل شامل موارد غیر ایده آل مانند مقاومت ها و خازن های پارازیتی است. تعداد نانولوله و قطر CNTT در هر CNFET مقاومت ها و خازن های پارازیتی است. تعداد نانولوله و قطر CNT در هر CNFET ولتاژ آستانه می شوند. در این حالت، برای رفع این ضعف، قطر CNT برابر با ولتاژ آستانه می شوند. در این حالت، برای رفع این ضعف، قطر CNT برابر با ۱/۴۸۷۹ نانومتر به ترتیب ۲۸۹ و ۲۷۱۸۰ و و تار CNFET با قطرهای ۲۸۹۷ و ۱/۴۸۷۹ نانومتر به ترتیب ۲۸۹ و بار خروجی^{۵۵} چهار معکوس کننده (FO4) استفاده شامل بافرهای ورودی^{۹۵} و بار خروجی^{۵۵} چهار معکوس کننده (FO4)

^{^{۵†}} Buffer

^{∆∆} Fan-out

که سیگنالهای ورودی واقعیتری به مدار اعمال شوند. از سوی دیگر، وجود FO4 در گرههای خروجی همانند بارهای خازنی عمل میکند. برای اندازه گیری معیارهای سطح مدار، الگوی کامل ورودی شامل ۵۶ ترکیب ممکن از ورودیها در نظر گرفته شده است.

نتایج شبیه سازی شامل تأخیر و توان مصرفی در جدول ۵ آمده است. همه مدارها، علاوه بر مواردی که قبلاً ذکر شد، در فرکانس ساعت^{۵۶} ۱ گیگاهرتز،

دمای ۲۵ درجه سانتی گراد (دمای اتاق) و منابع تغذیه ۰/۹ و ۸/۸ ولت شبیه سازی شدهاند. از آنجایی که توان و تأخیر با یکدیگر رابطه معکوس دارند، معیارهای PDP و EDP نیز موردتوجه قرار می گیرند. به علاوه، حاصل ضرب توان-تاخیر-مساحت^{۵۷} و انرژی-تاخیر-مساحت^{۸۸} که معیارهای ارزیابی تعادلی بین پارامترهای مختلف هستند، نیز در جدول ۵ گزارش شدهاند. نتایج بیانگر برتری طرح پیشنهادی در اکثر معیارهای ارزیابی تعادلی است.

10TIFA	PTAFA	9TIFA	ANIFA	LAHAF	APA	15TIFA	AFA	AOAFA	BBIFA	NNIFA	طرح
پیشنهادی	[77]	[77]	[79]	[20]	[74]	[22]	[22]	[71]	[7+]	[19]	مرجع
<i>۶۶</i>	١٣٧	۷۶	۷۷	۵۳	1.8	777	۵۲	٨١	۷۲	۷۵	طول (λ)
49	۴۷	۴۸	۴۷	۵١	۵۷	٨٣	۵۰	۵۵	۵۰	47	عرض (λ)
8.86	5489	3664	3619	۲۷۰۳	8.47	18428	75	4400	36	3100	مساحت (λ ²)

جمعكننده تقريبى	للول های تمام	سطح مصرفی س	جدول ۴-
-----------------	---------------	-------------	---------

عدول ۵- نتایج شبیهسازی	۶
------------------------	---

EDAP $(10^{-29} \text{ J.S.}\lambda^2)$	PDAP $(10^{-17} \text{ J}.\lambda^2)$	EDP (10 ⁻²⁹ J.S)	PDP (10 ⁻¹⁷ J)	Power (10 ⁻⁶ W)	Delay (10 ⁻¹² S)	مرجع	طرح
		• • •	= ۰/۹ ولت	منبع تغذيه			
144097/04	۷۳۵۳/۳۶	40/2942	2/2266	1/1716	19/880	[19]	NNIFA
219410/28	9801/04	80/947	2/2016	1/• 849	۲۳/۷۰۲	[٢٠]	BBIFA
189.41/24	11040/38	4.1174	2/4022	1/2272	18/517	[٢١]	AOAFA
89841/18	4.4./14	26/14/2	۱/۵۵۳۹	•/٩•١٣٧	۱۷/۲۳۹	[77]	AFA
1826121/62	931.7/62	V۳/۵۲۲۶	۵/۰۵۳۱	۳/۴۷۳۰	۱۴/۵۵۰	[٣٣]	15TIFA
222.44	12264/91	36/1418	۲/۱۲۶۶	۷ ۳۰ ۲۷/۱	۱۷/۲۸	[76]	APA
92224/22	۵•۶۵/۹۶	36/2001	1/2242	•/98877	۱۹/۳۹۵	[40]	LAHAF
68438/13	4905/22	10/0944	١/٣۶٩۵	1/5058	۱۱/۳۸۷	[٢۶]	ANIFA
98117/89	۶۲۶۵/۰۷	78/888	1/4146	۱/۱۱۹۵	10/341	[٢٧]	9TIFA
۸۷۹۵۹/۳۱	۷۸۱۳/۰۸	18/8808	1/7184	१/• ४४ ९	۱۱/۲۵۸	[77]	PTAFA
۳۷۳۵۰/۹۹	8490/84	۱۲/۳۰۲۷	1/1018	1/+774	۱۰/۶۸۶	پیشنهادی	10TIFA
		·	= ۸/۰ ولت	منبع تغذيه			
1.02.4/98	۵۰۶۱/۱۰	۳۳/۳۹ <i>۸</i> ۴	۱/۶۰۶۷	٠/٧٧٢٩	۲۰/۷۸۷	[19]	NNIFA
188211/80	۶۵۷۰/۷۲	46/1770	1/8202	•/٧٢١٢	۲۵/۳۰۶	[٢٠]	BBIFA
147481/29	V9V1/TT	۳۳/۱۰۰۲	١/٧٨٩٣	•/9877	۱۸/۴۹۹	[71]	AOAFA
۵۲۸۷۳/۸۶	۲۹۲۳/۹۶	۲۰/۳۳۶۱	1/1748	•/8518	۱۸/۰۸۳	[77]	AFA
۸۹۶۴۹۸/۶۰	۵۲۰۸۰/۰۶	47/2060	۳/۰ ۹۷۸	1/9774	۱۵/۲۰۶	[7٣]	15TIFA
1220171	9417/08	8018408	۱/۵۵۸۶	٠/٧٩٧٩	19/084	[76]	APA
V4977/08	۳۵۷۹/۸۵	۲۷/۷۱۸۳	1/8788	•/8428	۲۰/۹۲۹	[20]	LAHAF
444.1/29	3073/90	17/7898	•/978۵	• /٧٧٧٢	17/084	[79]	ANIFA
۸۱۶۳۲/۷۵	4774/12	22/2015	۱/۳۰۸۷	•/٧۶۵٣	१४/•९९	[77]	9TIFA
82042/98	۵۱۹۸/۸۴	٩/۶۳۵۵	٠/٨٠٧۴	•/8780	11/984	[77]	PTAFA
٣• ٨٩ ٤ / • ٣	2092/08	۱٠/١٧۵٩	۰/۵۴۱	•/٧١۶٨	11/914	پیشنهادی	10TIFA

سازی شدهاند. از آنجایی که توان و تأخیر با یکدیگر رابطه معکوس دارند، معیارهای PDP و EDP نیز موردتوجه قرار می گیرند. بهعلاوه، حاصل ضرب توان-تاخیر-مساحت ۶۰ و انرژی-تاخیر-مساحت ۶۱ که معیارهای ارزیابی تعادلی بین نتایج شبیه سازی شامل تأخیر و توان مصرفی در جدول ۵ آمده است. همه مدارها، علاوه بر مواردی که قبلاً ذکر شد، در فرکانس ساعت^{۵۹} ۱ گیگاهرتز، دمای ۲۵ درجه سانتیگراد (دمای اتاق) و منابع تغذیه ۰/۹ و ۰/۸ ولت شبیه

59 Clock

* Power-Delay-Area Product (PDAP)

^{\$1} Energy-Delay-Area Product (EDAP)

56 Clock

^{ΔY} Power-Delay-Area Product (PDAP)

^{△∧} Energy-Delay-Area Product (EDAP)

یارامترهای مختلف هستند، نیز در جدول ۵ گزارش شدهاند. نتایج بیانگر برتری طرح پیشنهادی در اکثر معیارهای ارزیابی تعادلی است.

شکل ۱۴ نتایج شبیهسازی را در برابر تغییرات بار خروجی نشان میدهد. شبیهسازیها در فرکانس ساعت ۱ گیگاهرتز، دمای ۲۵ درجه سانتی گراد، منبع تغذیه ۰/۹ ولت و بارهای خروجی مختلف از FO1 تا FO10 انجام شده است. بهمنظور افزایش وضوح نتایج و نمودارها، از آنجایی که سلولهای 15TIFA، AOAFA ،BBIFA ،NNIFA و APA دارای نتایج بدتری نسبت به سایر طرحها هستند، در شکل شماره ۱۴ نمایش داده نشدهاند. با توجه به نتایج موجود در شکل ۱۴ (الف)، طرح پیشنهادی دارای مصرف توان پایینی است و مقدار آن قابل رقابت با سایر طرحها است. از نقطه نظر تأخیر، با توجه به شکل ۱۴ (ب)، سلول پیشنهادی دارای کمترین تأخیر است. همان طور که در شکل های۱۴(ج) و ۱۴(د) نشان داده شده است، سلول پیشنهادی کمترین PDP و EDP را در مقایسه با سایر مدارها دارد. به عنوان مثال، در بار FO10، سلول پیشنهادی PDP را حدود ۲۰٪، ۲۳٬۰٬ ۳۵٬۰ ۳۲٬ و ۲۵٪ و EDP را در حدود ۲۳٬۰٬ ۴۸٬۰ ./Δ۸ و ./۲۶ به ترتیب در مقایسه با طرحهای AFA ،ANIFA ،LAHAF ،AFA و ./۲۶ و PTAFA کاهش میدهد؛ بنابراین، سلول پیشنهادی میتواند به طور مؤثر در مدارهای حسابی بزرگتر مورد استفاده قرار گیرد.

مقاومت در برابر تغییرات دمای محیط یکی از دغدغههای مهم در طراحی مدارهای آنالوگ و دیجیتال است. یک مدار مناسب باید بتواند در یک محدوده دمای معین بهدرستی کار کند. برای بررسی عملکرد و قابلیت اطمینان سلولهای تمام جمعکننده تقریبی در برابر تغییرات دمای محیط، شبیهسازی های جامعی در منبع تغذیه ۰/۹ ولت، فرکانس کاری ۱ گیگاهرتز، بار استاندارد FO4 و دماهای مختلف از ۴۰ - تا ۴۰+ درجه سانتی گراد انجام شده است. نتایج شبیهسازی در شکل ۱۵ نشان داده شده است. مجدداً، بهمنظور وضوح بیشتر نتايج، از آنجايي كه سلول هاي AOAFA ،BBIFA ،NNIFA ،15TIFA و APA دارای نتایج بدتری نسبت به سایر طرحها هستند، در شکل ۱۵ نمایش داده نشدهاند. ازنقطهنظر مصرف انرژی، سلول پیشنهادی در مقایسه با سایر سلولها انرژی کمتری مصرف میکند. با توجه به شکل ۱۵، بدیهی است که سلول پیشنهادی نه تنها در برابر تغییرات دما مقاوم است، بلکه کمترین تأخیر، PDP و EDP را در مقایسه با همتایان خود دارد.









- AFA

LAHAF

- ANIFA



(১)

شكل ۱۴- تغييرات بار خروجي، (الف) مصرف توان، (ب) تأخير، (ج)









شكل 1۵- تغييرات دما، (الف) مصرف توان، (ب) تأخير، (ج) PDP، (د) EDP

۲-۴- شبیهسازی سطح کاربرد

ترکیب تصویر یکی از کاربردهای مهم پردازش تصویر است که نیاز به عملیات جمع دارد. از سلول تمام جمع کننده پیشنهادی در چهار طبقه کمارزش از یک جمع کننده هشت بیتی استفاده می شود تا عملیات جمع را انجام دهد. شکل ۱۶ تصاویر ترکیبی حاصل از این شبیه سازی ها را به ازای پنج سری تصاویر مختلف نشان می دهد. نتایج شبیه سازی تصدیق می نماید که ترکیب دو تصویر

با استفاده از مدار جمع کننده پیشنهادی بهدرستی انجام میشود. بهمنظور بررسی دقیق تر، از معیار کمی نسبت اوج سیگنال به نویز^{۲۶} استفاده میشود. این این نسبت یک معیار شناخته شده برای اندازه گیری کیفیت تصاویر است که نسبت بین قدرت سیگنال اصلی به سیگنال نویز را تعیین می کند. معیار PSNR از طریق رابطه (۱۳) محاسبه میشود [۲۸] که در این رابطه، MAX حداکثر مقدار یک پیکسل در یک تصویر است. پارامتر MSE نیز بیانگر میانگین مربع خطا^{۳۲} است.





پارامتر MSE از طریق رابطه (۱۴) محاسبه میشود [۲۸]. در این رابطه، پارامترهای m و n به ترتیب تعداد سطرها و ستونهای تصویر و پارامترهای K(i, (j و (i, j) به ترتیب مقادیر پیکسلها در تصاویر دقیق و نادقیق هستند. عموماً تصاویر با PSNR بالای ۳۰ دسیبل کیفیت قابل قبولی دارند [۳۵]. نتایج مربوط به PSNR حاصل شده برای هر سری از تصاویر و PSNR میانگین در جدول ۶ نمایش داده شده است. با توجه به نتایج مشاهده میشود که در مدار پیشنهادی مقدار پارامتر PSNR به ازای همه تصاویر بزرگتر از ۳۰ دسیبل است که قابلقبول است [۳۵]؛ بنابراین، مدار پیشنهادی را میتوان در کاربرد ترکیب تصاویر به کار گرفت.

$$PSNR = 10 \log_{10}(\frac{MAX_I^2}{MSE})$$
(1)")

$$MSE = \frac{1}{mn} \sum_{i=0}^{m-1} \sum_{j=0}^{n-1} \left[I(i, j) - K(i, j) \right]^2$$
(14)

جدول ۶- مقدار PSNR حاصل از ترکیب تصاویر مختلف

ميانگين	پنجم	چهارم	سوم	دوم	اول	طرح
34/12	۳۳/۶۱	37/90	۳۳/۶۷	37/17	۳۳/۹۶	NNIFA
34/12	۳۳/۶۱	37/90	۳۳/۶۷	37/17	۳۳/۹۶	BBIFA
۳۵/۶۰	۳۵/۰۱	۳۶/۰۹	30/22	۳۵/۴۸	۳۵/۹۲	AOAFA
۳١/٩٣	۳۱/۷۱	37/•1	۳۱/۸۸	۳۱/۸۹	۳۲/۱۸	AFA
37/21	37/82	۳۲/۱۸	37/23	37/80	۳۲/۸۸	15TIFA
34/12	۳۳/۶۱	37/80	377/87	37/17	۳۳/۹۶	APA
۳۲/۸۵	۳۲/۹۵	37/28	37/18	30/73	٣٣/١٣	LAHAF
87/88	37/24	37/10	37/33	۳۲/۳۸	37/33	ANIFA
۳۱/۹۳	۳۱/۷۱	37/+1	۳١/٨٨	۳۱/۸۹	۳۲/۱۸	9TIFA

مراجع

- [1] M. Masadeh, O. Hasan, S. Tahar, "Using machine learning for quality configurable approximate computing", Design, Automation & Test in Europe Conference & Exhibition, pp. 1575-1578, 2019.
- [2] Y. Safaei Mehrabani, M. Eshghi, "Noise and process variation tolerant, low-power, high-speed, and low-energy full adders in CNFET technology", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 24, no. 11, pp. 3268-3281, 2016.
- [3] Q. Xu, T. Mytkowicz, N. S. Kim, "Approximate computing: asurvey", IEEE Design & Test, vol. 33, no. 1, pp. 8-22, 2016.
- [4] K. S. Jitendra, A. Srinivasulu, B. P. Singh, "A new low-power fulladder cell for low voltage using CNTFETs", 9th International

⁹⁷ Peak Signal-to-Noise Ratio (PSNR)

۳۱/۹۳	۳۱/۷۱	37/•1	۳١/٨٨	۳۱/۸۹	۳۲/۱۸	PTAFA
۳۰/۹۲	۳۰/۴۷	31/20	۳۰/۸۴	٣٠/٧٩	31/14	10TIFA

۵- نتیجهگیری

محاسبات تقریبی میتواند به طور مؤثر در برنامههای کاربردی مقاوم در برابر خطا مانند پردازش تصویر، صدا و ویدئو استفاده شود. در میان انواع مختلف از مدارهای محاسباتی، سلول تمام جمع کننده نقش کلیدی در تعیین عملکرد کل سیستم دیجیتال ایفا می کند. در این مقاله، یک سلول تمام جمع کننده تقریبی مؤثر پیشنهاد شد. سلول پیشنهادی مبتنی بر ترکیبی از سبکهای منطقی CMOS استاندارد و ترانزیستور عبور است. شبیه سازیهای جامعی در هر دو سطح ترانزیستور و کاربرد برای ارزیابی کارایی مدارها صورت پذیرفت. نتایج شبیه سازی تأیید می کنند که سلول پیشنهادی از نظر معیارهای تأخیر، PDP CPI نسبت به سایر مدارها کارآمدتر است. نتایج حاصل از پردازش تصویر نیز نشان دادند که از این سلول میتوان به نحو مؤثر در کاربرد ترکیب تصاویر استفاده نمود.

^{sr} Mean Squared Error (MSE)

- [21] S. Salavati, M. H. Moaiyeri, K. Jafari, "Ultra-efficient nonvolatile approximate full-adder with spin-hall-assisted MTJ cells for inmemory computing applications", IEEE Transactions on Magnetics, vol. 57, no. 5, pp. 1-11, May 2021.
- [22] M. Mirzaei, S. Mohammadi, "Process variation-aware approximate full adders for imprecision-tolerant applications", Computers & Electrical Engineering, vol. 87, p. 106761, 2020.
- [23] Z. Zareei, M. Bagherizadeh, M. H. Shafiabadi, Y. Safaei Mehrabani, "Design of efficient approximate 1-bit full adder cells using CNFET technology applicable in motion detector systems", Microelectronics Journal, vol. 108, pp. 1-13, 2021.
- [24] Z. Yang, R. Lv, X. Li, J. Wang, J. Yang, "Approximate computing based low power image processing architecture for intelligent satellites", 11th EAI International Conference in Wireless and Satellite Systems, pp. 351-363, 2021.
- [25] S. E. Fatemieh, S. S. Farahani, M. R. Reshadinezhad, "LAHAF: lowpower, area-efficient, and high-performance approximate full adder based on static CMOS", Sustainable Computing: Informatics and Systems, vol. 30, p. 100529, 2021.
- [26] A. Mohammadi, M. M. Ghanatghestani, A. S. Molahosseini, Y. Safaei Mehrabani, "High-performance and energy-area efficient approximate full adder for error tolerant applications", ECS Journal of Solid State Science and Technology, vol. 11, no. 8, p. 081010, 2022.

[۲۷] محمدرضا رشادینژاد، سید عرفان فاطمیه، زهرا داوری شلمزاری، «طراحی و بهینه سازی یک تمام جمع کننده تقریبی مبتنی بر ترانزیستورهای نانولوله کربنی و بررسی کاربرد آن در پردازش تصویر دیجیتال»، هوش محاسباتی در مهندسی برق، جلد ۱۱، شماره ۳، صفحات ۹۳–۲۵، ۱۳۹۹.

- [28] A. Mohammadi, M. M. Ghanatghestani, A. S. Molahosseini, Y. Safaei Mehrabani, "Image processing with high-speed and lowenergy approximate arithmetic circuit", Sustainable Computing: Informatics and Systems, vol. 36, pp. 1-15, 2022.
- [29] Home of the electric VLSI design system website, Available online at: <u>http://www.staticfreesoft.com/index.html</u>
- [30] J. Huang, M. Zhu, P. Gupta, S. Yang, S. M. Rubin, G. Garret, J. He, "A CAD tool for design and analysis of CNFET circuits", IEEE International Conference on Electron Devices and Solid-State Circuits, pp. 1-4, 2010.
- [31] J. Huang, M. Zhu, S. Yang, P. Gupta, W. Zhang, S. M. Rubin, G. Garreton, J. He, "A physical design tool for carbon nanotube field-effect transistor circuits", ACM Journal on Emerging Technologies in Computing Systems, vol. 8, no. 3, pp. 1-20, 2012.
- [32] J. Deng, H.-S. P. Wong, "A compact SPICE model for carbonnanotube field-effect transistors including nonidealities and its application—Part I: Model of the intrinsic channel region", IEEE Transactions on Electron Devices, vol. 54, no. 12, pp. 3186-3194, 2007.
- [33] J. Deng, H.-S. P. Wong, "A compact SPICE model for carbonnanotube field-effect transistors including nonidealities and its application—Part II: Full device model and circuit performance benchmarking", IEEE Transactions on Electron Devices, vol. 54, no. 12, pp. 3195-3205, 2007.
- [34] S. Goel, A. Kumar, M. A. Bayoumi, "Design of robust, energyefficient full adders for deep-submicrometer design using hybrid-CMOS logic style", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 14, no. 12, pp. 1309-1321, 2006.
- [35] T. Y. Hsieh, Y. H. Peng, K. C. Cheng, T. A. Cheng, "Errortolerability enhancement via bit inversion and median filtering for single-bit errors in image processing circuits", Microsystem Technologies, vol. 24, no. 1, pp. 59-69, 2018.

Conference on Electronics, Computers and Artificial Intelligence, pp. 1-5, 2017.

[5] M. Moradi, M., R. F. Mirzaee, K. Navi, "New current-mode multipliers by CNTFET-based n-valued binary converters", IEICE Transactions on Electronics, vol. 99, no. 1, pp. 100-107, 2016.

مجله مهندسی برق دانشگاه تبریز، جلد ۵۰، شماره ۴، صفحات ۱۶۷۳-۱۶۸۲ (۱۳۹۹.

- [7] J. Appenzeller, "Carbon nanotubes for high-performance electronics—progress and prospect", Proceedings of the IEEE, vol. 96, no. 2, pp. 201-211, 2008.
- [8] Y. Safaei Mehrabani, M. Eshghi, "High-speed, high-frequency and low-PDP, CNFET full adder cells", Journal of Circuits, Systems and Computers (JCSC), vol. 24, no. 09, p.1550130, 2015.
- [9] G. Hills, C. Lau, A. Wright, S. Fuller, M. D. Bishop, T. Srimani, P. Kanhaiya, R. Ho, A. Amer, Y. Stein, D. Murphy, "Modern microprocessor built from complementary carbon nanotube transistors", Nature, vol. 572, no. 7771, pp. 595-602, 2019.
- [10] S. Lin, Y.-B. Kim, F. Lombardi, "CNTFET-based design of ternary logic gates and arithmetic circuits", IEEE Transactions on Nanotechnology, vol. 10, no. 2, pp. 217-225, 2009.

[۱۱] الهام نیک بخت بیدگلی، داریوش دیدبان، «بررسی عملکرد مالتی پلکسر

- [12] S. Yamacli, M. Avci, "Accurate SPICE compatible CNT interconnect and CNTFET models for circuit design and simulation", Mathematical and Computer Modelling, vol. 58, no. 1-2, pp. 368-378, 2013.
- [13] S. Vidhyadharan, S. S. Dan, "An efficient ultra-low-power and superior performance design of ternary half adder using CNFET and gate-overlap TFET devices", IEEE Transactions on Nanotechnology, vol. 20, pp. 365-376, 2021.
- [14] A. Raychowdhury, K. Roy, "Carbon-nanotube-based voltage-mode multiple-valued logic design", IEEE Transactions on Nanotechnology, vol. 4, no. 2, pp. 168-179, 2005.
- [15] S. A. Pon, V. Jeyalakshmi, "Analysis of switching activity in various implementation of combinational circuit," 6th International Conference on Advanced Computing and Communication Systems, pp. 115-121, 2020.
- [16] R. Mehrotra, E. Popovici, K. L. Man, M. Schellekens, "Power reduction and technology mapping of digital circuits using AND-Inverter Graphs", 27th International Conference on Microelectronics Proceedings, pp. 295-298, 2010.
- [17] A. P. Chandrakasan, R. W. Brodersen, "Minimizing power consumption in digital CMOS circuits", Proceedings of the IEEE, vol. 83, no. 4, pp. 498-523, 1995.
- [18] P. J. Edavoor, S. Raveendran, A. D. Rahulkar, "Approximate multiplier design using novel dual-stage 4: 2 compressors", IEEE Access, vol. 8, pp. 48337-48351, 2020.
- [19] Y. Safaei Mehrabani, R. F. Mirzaee, Z. Zareei, S. M. Daryabari, "A novel high-speed, low-power CNTFET-based inexact full adder cell for image processingapplication of motion detector", Journal of Circuits, Systems, and Computers, vol. 26, no. 5, pp. 1750082-1-1750082-15, 2017.
- [20] C. Goyal, J. S. Ubhi, B. Raj, "A low leakage TG–CNTFET–based inexact full adder for low power image processing applications", International Journal of Circuit Theory and Applications, vol. 47, no. 9, pp. 1446-1458, 2019.