آمار
| تعداد نشریات | 45 |
| تعداد شماره‌ها | 1,370 |
| تعداد مقالات | 16,844 |
| تعداد مشاهده مقاله | 54,231,737 |
| تعداد دریافت فایل اصل مقاله | 16,943,424 |
طراحی و پیاده‌سازی سیستم ضبط عصبی مقاوم در برابر آرتیفکت دارای ساختار ADC مستقیم کم‌توان و مساحت بهینه با اشتراک‌گذاری بلوک دیجیتال | ||
| مجله مهندسی برق دانشگاه تبریز | ||
| مقالات آماده انتشار، اصلاح شده برای چاپ، انتشار آنلاین از تاریخ 17 شهریور 1403 اصل مقاله (1.01 M) | ||
| نوع مقاله: علمی-پژوهشی | ||
| شناسه دیجیتال (DOI): 10.22034/tjee.2024.60668.4812 | ||
| نویسندگان | ||
| Esmaeil Najafiaghdam* 1؛ Firoz Hemmati2 | ||
| 1Sahand University of Technology, Department of Electrical Engineering, | ||
| 2Sahand University of Technology - Sahand City -Tabriz-Iran | ||
| چکیده | ||
| در این مقاله، یک بلوک پیشانی ثبت کننده سیگنال های عصبی از نوع مبدل آنالوگ به دیجیتال مستقیم برپایه مدولاتور دلتاسیگما پیوسته در زمان درجه یک با هدف کاهش توان مصرفی و فضای اشغالی ارائه شده است. سیستم در حالت بدون آرتیفکت بصورت یک مدولاتور دلتاسیگما درجه 1 با کوانتایزر تک بیتی کار می کند. هنگام حضور آرتیفک مدولاتور دلتاسیگما دچار اشباع شده که توسط بلوک دیجیتال تشخیص داده شده و توسط مسیر دوم فیدبک مقدار دامنه آرتیفکت تخمین زده می شود. با کم کردن دامنه آرتیفکت از سیگنال ورودی این امکان به سیستم داده می شود تا سیگنال عصبی را هنگام حضور آرتیفکت نیز تبدیل نماید. فرآیند طراحی و پیاده سازی مدار پیشنهادی برپایه سه ایده کلی طراحی مدار بهبود یافته بلوک دارای بیشترین توان مصرفی، استفاده از شمارنده 7 بیتی جهت تشخیص اشباع مدولاتور دلتاسیگما و اشتراک گذاری قسمت دیجیتالی شامل تشخیص اشباع و تخمین دامنه آرتیفکت پایه ریزی شده است. استفاده از سه ایده ذکر شده باعث کاهش توان مصرفی و فضای اشغالی سیستم نهایی در کنار رعایت حداقل پارامترهای دیگر ثبت کننده های سیگنال های عصبی گردید. پیاده سازی سطح ترانزیستور در تکنولوژی CMOS TSMC 0.18u با جانمایی 0.013 mm2 و مصرف توان 4.6 uW برای صورت گرفت. | ||
| کلیدواژه‌ها | ||
| ضبط کننده عصبی؛ بلوک پیشانی عصبی؛ کم‌مساحت؛ کم توان؛ مدولاتور دلتا سیگما | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 190 تعداد دریافت فایل اصل مقاله: 1 |
||