# تقویت کننده الکترونیکی مقاومت انتقالی برای شبکههای مخابرات نوری با ساختار جدید مبتنی بر پسخور فعال ولتاژ جریان

محمود صيفورى ، استاديار؛ پرويز اميرى ، استاديار؛ ايمان دادرس ، دانشجوى كارشناسى ارشد

mahmood.seifouri@srttu.edu — ۱ - دانشکده مهندسی برق – دانشگاه تربیت دبیر شهید رجایی – تهران – ایران – pamiri@srttu.edu ۲– دانشکده مهندسی برق – دانشگاه تربیت دبیر شهید رجایی – تهران – ایران – ایران Madras.iman@gmail.com ۳– دانشکده مهندسی برق – دانشگاه تربیت دبیر شهید رجایی – تهران – ایران – ایران –

چکیده: در این مقاله ساختاری جدید جهت تحقق تقویت کننده مقاومت انتقالی ('TIA) پیشنهاد می شود. ساختار پیشنهادی با استفاده از یک ترانزیستور سورس پیرو و ترانزیستور سورس مشترک، بهعنوان فیدبک ولتاژ-جریان، مقاومت ورودی و مقاومت خروجی را کاهش می دهد. در این ساختار بهجای استفاده از مقاومت برای تبدیل جریان به ولتاژ، ترارسانایی ترانزیستور به ترا امپدانس تبدیل می شود و با تزریق جریان به درین ترانزیستور، خروجی ولتاژ مطلوب در گیت ایجاد می شود. سپس مداری بر اساس ساختار ارائه شده، پیشنهاد می شود. مدار پیشنهادی با تکنولوژی مرانزیستور، خروجی ولتاژ مطلوب در گیت ایجاد می شود. سپس مداری بر اساس ساختار ارائه شده، پیشنهاد می شود. مدار پیشنهادی با تکنولوژی مرانزیستور، خروجی ولتاژ مطلوب در گیت ایجاد می شود. سپس مداری بر اساس ساختار ارائه شده، پیشنهاد می شود. مدار پیشنهادی با تکنولوژی مرانزیستور، خروجی ولتاژ مطلوب در گیت ایجاد می شود. سپس مداری بر اساس ساختار ارائه شده، پیشنهاد می شود. مدار پیشنهادی با تکنولوژی مرانزیستور، خروجی ولتاژ مطلوب در گیت ایجاد می شود. سپس مداری مر اساس ساختار ارائه شده، پیشنهاد می شود. مدار پیشنهادی با تکنولوژی معرفی در ۱۸۵۵ می سازی شد و نتایج بهره برابر با ۵۹۵۵۵ با ریپل بهره کمتر از ۱۵۵۵ در پهنای باند ۸/۶GHz به دست آمد. توان مصرفی مدار ۱۸۳۷ با منبع ۱۸۸۷ و چگالی طیفی جریان نویز در ورودی مرودی این مصالحه ا درجات آزادی بیشتری را که در ساختارهای قبلی در دسترس ورودی است. در ساختار جدید مصالحه های جدیدی ممکن می شود. این مصالحه ا درجات آزادی بیشتری را که در ساختارهای قبلی در دسترس

واژههای کلیدی: تقویت کننده امپدانس انتقالی، شبکههای مخابرات نوری، ریپل بهره، حاصل بهره در پهنای باند، تقویت کننده فیدبک.

# An Electronic Transimpedance Amplifier for Optical Communication Network Based on Active Voltage-Current Feedback

M. Seifouri<sup>1</sup>, Assistant professor; P. Amiri<sup>2</sup>, Assistant professor; I. Dadras<sup>3</sup>, MSc Student

Faculty of Electrical Engineering, Shahid Rajaee Teacher Training University, Tehran, Iran, Email: mahmood.seifouri@srttu.edu
 Faculty of Electrical Engineering, Shahid Rajaee Teacher Training University, Tehran, Iran, Email: pamiri@srttu.edu
 Faculty of Electrical Engineering, Shahid Rajaee Teacher Training University, Tehran, Iran, Email: dadras.iman@gmail.com

**Abstract:** In this paper , a topology is proposed to realize a new transimpedance amplifier (TIA). The proposed topology reduces the input and output impedances by using a common source transistor as a voltage-current feedback. In this topology instead of using a resistor to convert voltage to current, we convert transistor transconductance into transimpedance, and then by applying an electrical current to drain the required voltage appears at the gate terminal. Furthermore, a TIA circuit is designed on the proposed topology. Simulation of the designed TIA for 1.8V 0.18µm CMOS technology shows that gain of 59dB $\Omega$  with 1dB $\Omega$  gain ripple of the bandwidth of 10.6GHz can be achieved. While the whole TIA circuit consumes 18mW from 1.8V power supply the simulated average input current noise spectral density is about  $21pA/\sqrt{Hz}$  within the TIA frequency band. Above result is calculated with 300fF parasitic capacitance of photodiode. In this topology new tradeoffs are possible which make a further degree of freedom which are not available in the previous topologies.

Keywords: transimpedance amplifier, optical communication networks, gain ripple, gain-bandwidth product, feedback amplifier.

تاریخ ارسال مقاله: ۱۳۹۵/۰۹/۱۷ تاریخ اصلاح مقاله: ۱۳۹۵/۱۱/۱۹۱۹ ، ۱۳۹۶/۰۵/۲۵ و ۱۳۹۶/۰۵/۲۵ تاریخ پذیرش مقاله: ۱۳۹۶/۰۷/۰۱ نامنی نویسنده مسئول: یرویز امیری



شکل ۱: محل قرارگیری تقویتکننده مقاومت انتقالی در سیستم مخابرات نوری

#### ۱– مقدمه

مدارات تقویت کننده مقاومت انتقالی، نقش مهمی در شــبکههای فیبر نوری دارند. این مدارات بسیاری از مشخصات اساسی سیستمهای نوری از قبیل سرعت و حساسیت را تعیین میکنند. تقویت کنندهای مقاومت انتقالی بهعنوان اولین طبقه بعد از فوتودیود (که سیگنال نوری را به الكترونيكي تبديل مي كند) قرار مي گيرند. اين مدارات وظيفه تبدیل جریان فوتودیود را به سطحی از ولتاژ که برای طبقه بعدی مناسب باشد، بر عهده دارند. فوتودیود ظرفیت خازنی پارازیتی زیادی دارد که در صورت بالا بودن مقاومت ورودی طبقه تقویت کننده مقاومت انتقالی، ثابت زمانی بزرگی در گره ورودی ایجاد کرده و با ایجاد قطب فرکانس پایین پهنای باند مدار را کاهش میدهد. جهت جلوگیری ازكاهش پهناى باند، مقاومت ورودى تقويتكننده مقاومت انتقالى بايد کم باشد. بهعلاوه نویز طبقه تقویت کننده به دلیل قرار گیری آن بهعنوان طبقه نخست باید کم با شد. جهت کاهش تعداد طبقات مورد نیاز برای تقو یت کنندگی و کاهش اثر نویز طبقات بعدی، باید بهره مقاومت انتقالی مدار مذکور زیاد باشد. در صورت زیاد بودن مقاومت خروجی مدار، گره خروجی با ایجاد قطب فرکانس پایین پهنای باند مدار را کاهش خواهد داد. موضوع اخیر به دلیل اضافه شدن طبقه بعدی (شکل () (که معمولاً تقویت کننده محدودساز یا مدار دیجیتال با مقاومت ورودی و ظرفیت خازن پارازیتی زیاد است)، در گره خروجی تقویت کننده مقاومت انتقالی اهمیت دارد. در واقع اضافه شدن طبقه بعدی مشخصات مدار را از حالت طراحی شده بدتر خواهد کرد و این موضوع در زمان طراحي طبقه تقويت كننده مقاومت انتقالي ديده نمی شود. جهت دستیابی به مشخصات فوق، یعنی؛ مقاومت ورودی، مقاومت خروجی و نویز کم و بهره مقاومت انتقالی زیاد، ساختارهای متنوعی ارائه شده است. مقاومت موازی [۱] مدارات گیت مشترک CG<sup>r</sup>] ، مدارات کسےود تنظیم شدہ RGC<sup>r</sup> ، مدار سورس مشترک با پسخور موازی[۴و۵] و مدار حامل جریان مزدوج صلیبی ٔ [۶] از جمله این ساختارها هستند. هر ساختار بخشی از مشخصات مورد نیاز را تأمین میکند بهعلاوه امکان انجام تعدادی مصالحه را به طراح میدهد. طراح با توجه به مشخصات مورد نیاز خود، از یک ساختار استفاده كرده و با انجام مصالحهها به آن مشخصات مىرسد.

بهعبارتدیگر مصالحهها درجاتی از آزادی برای برآوردن مشخصات مورد نیاز به طراح مید هد. بهطورکلی پیچیدگی و در جه آزادی ۵ ساختار ذکرشده به ترتیب افزایش مییابد.

در بخش بعدی ساختار پیشنهادی معرفی شده و مشخصات آن با ۵ ساختار ذکر شده مقایسه می شود. بخش سوم به طراحی مدار تقویتکننده مقاومت انتقالی بر اساس ساختار پیشنهادی می پردازد. و در بخش چهارم به شبیه سازی و جانمایی مدار پرداخته خواهد شد.

## ۲- ساختار پیشنهادی

شكل ۲ شماتيك ساختار پيشنهادى را نمايش مىدهد. در اين ساختار، ترانزيستور  $M_1$  بهعنوان فيدبك ولتاژ جريان عمل كرده و مقاومت ورودى و خروجى مدار را كاهش مىدهد. در ساختار جديد با اعمال جريان  $i_{in}$  به درين ترانزيستور  $M_1$  ولتاژ  $\frac{in}{g_{m1}}$  در گيت آن ايجاد مىشود. در واقع مدار شكل ۲، ترارسانايى ترانزيستور  $M_1$  را به ترا امپدانس تبديل مىكند، و تبديل ولتاژ به جريان برخلاف تمام ساختارهاى قبلى كه با گذراندن ولتاژ از مقاومت انجام مى شد، در اين ساختار، تو سط خود ترانزيستور انجام مى شود. جهت درك بهتر نحوه ماومتهاى ناشى از مدولاسيون طول كانال، روابط مقاومت ورودى، مقاومت خروجى و بهره را به دست آورده و سپس تابع تبديل دقيق مدار محاسبه مىشود.



شکل ۲:مدار ساختار پیشنهادی

	·				
ساختار	مقاومت ورودى	بهره	مقاومت خروجى	نويز	درجه آزادی
مقاومت موازى	$R_i = R$	Z = R	$R_o = R$	$\overline{i}_{in.noise}^2 = \frac{4KT}{R}$	بد
گیت مشترک	$R_i = \frac{1}{g_m}$	$Z = R_D$	$R_O = R_D$	$\bar{i}_{in.noise}^2 = 4KT\Upsilon g_m + \frac{4KT}{R_D}$	بد
RGC	$R_i = \frac{1}{g_{m1}(1+g_{mf}R_f)}$	$Z = R_D$	$R_O = R_D$	$\overline{t}_{in,noise}^{2}$ $= 4KTYg_{m1} + \frac{4KT}{R_{D}}$ $+ \frac{4KTR_{f} + 4KTYg_{mf}}{g_{m1}^{2}R_{D}^{2} + 1}$	خوب
پسخور موازی	$R_i = \frac{R_f}{1 + g_m R_D}$	$Z \cong R_f$	$R_o = \frac{1}{1 + g_m R_D} * \frac{1}{g_{mf}}$	$\overline{i}_{ln,noise}^2 = \frac{4KT}{R_f} + \frac{4KT}{{R_f}^2} \left(\frac{\Upsilon}{g_m} + \frac{1}{g_m^2 R_D} + \frac{\Upsilon}{g_m g_m^2 R_D}\right)$	خوب
حامل جريان	$R_i = \frac{1}{g_{m1}} - \frac{1}{g_{m3}R_c}$	$Z = R_2 (1 + \frac{1}{g_{m_3} R_1})$	$R_0 = R_2$	$\overline{i}_{in.noise}^2 = 4\left(\frac{4KT}{R_1} + \frac{4KT}{R_2} + \frac{4KTYR_D^2}{g_{m1}R_1^2} + \frac{4KTYR_D^2}{8KTYg_{m3}}\right)$	خوب
ساختار پیشنهادی	$R_{in} = \frac{1}{g_{m1}}$	$Z = \frac{1}{g_{m1}}$	$R_o = \frac{1}{(1 + R_1 g_{m1})g_{m2}}$	$\bar{i}_{in.noise}^2$ $= 4KT^{\gamma}g_{m1} + 4KT^{\gamma}g_{mcs1}$ $+ 4KT^{\gamma}g_{m2}R_2g_{m2}$	خوب

جدول ۱: مقایسه ساختار پیشنهادی با پنج ساختار مطرح در طراحی TIA

#### ۲-۱-معرفی ساختار پیشنهادی

با توجه به ساختار سورس پیروی ترانزیستور M2 و مقاومت بالا در گره M1 با توجه به ساختار سورس پیروی ترانزیستور M2 و مقاومت بالا در گره برابر با  $v_o \approx v_{in} \propto v_o$  در این حالت جریان گذرنده از درین ترانزیستور M1 می شود.  $g_{m1}v_o = g_{m1}v_{in} = \frac{1}{g_{m1}}$  می مدار برابر با  $\frac{1}{g_{m1}} = Z = Z$ مقاومت خروجی مدار برابر با  $\frac{1}{(1+R_1g_{m1})g_{m2}}$  خواهد بود، که R1 مجموع مقاومت گره ورودی ناشی از مدولاسیون طول کانال rرانزیستور M1 و منبع جریان CS1 است. همچنین جریان نویز ارجاعشده به ورودی، با صرفنظر از نویز منابع جریان 2. 2 rرانزیستور M2 که بسیار کم هستند برابر با rرانزیستد برابر با

جدول ۱ ساختار پیشنهادی را در کنار ۵ ساختار مر سوم برر سی می کند. در ساختار پیشنهادی، به دلیل بسیار کم بودن امپدانس گره خروجی، بهراحتی میتوان بهره را بدون کاهش پهنای باند، با یک طبقه تقویت کننده ولتاژ افزایش داد (در سایر ساختارها به دلیل مقاومت بالا در گره مذکور، با افزایش طبقات پهنای باند افت می کند.). ساختار پیشنهادی مشخصات و مصالحه های جدیدی را ممکن می کند که می تواند جهت دستیابی به مشخصات هدف به طراح کمک کند. ساختار مشخصه قابل قبولی از جهت نویز دارد و مقاومت خروجی آن به میزان خوبی کوچک است. بنابراین مصالحه باقیمانده بین مقاومت ورودی (پهنای باند) و بهره با انتخاب  $g_{m1}$  است. به طور مثال اگر ترارسانایی ( مذکور ۱۰ms انتخاب شــود، بهره ۱۰۰ و مقاومت ورودی ۱۰۰Ω به دست می آید که مناسب است. مصالحه های ممکن برای ساختار پیشنهادی در جدول ۲ نشان داده شده است. معادلات جدول ۱ اگرچه اطلاعات زیادی از حدود بهره، مقاومت ورودی و مقاومت خروجی به د ست می دهند، و همچنین وابستگی زیاد مشخصات فوق به  $g_{m1}$  را نشان میدهند، اما جهت بررسی دقیق کارکرد ساختار پیشنهادی نیاز

#### جدول ۲: مصالحههای ممکن و درجات آزادی در ساختار پیشنهادی

متغير	مقاومت	بهره	مقاومت خ.مح	نويز	
افزایش <i>g</i> <sub>m1</sub>	ورودی بهتر شدن	بدتر شدن	حروجی بهتر شدن	بدتر شدن	
$g_{m2}$ افزایش	بدون تغيير	بدون تغيير	بهتر شدن	بدون تغيير	

به در نظر گرفتن تمام مقاومتها و خازنهای ذاتی قطعات آن است.

#### ۲-۲-محاسبه مشخصات مدار پیشنهادی

در این بخش به مطالعه دقیق تر مشخصات مدار پیشنهادی پرداخته می شود. ابتدا تابع تبدیل ساختار پیشنهادی در معادله (۱) با در نظر گرفتن مقاومت  $R_1$  و خازن  $C_1$  به ترتیب به عنوان مجموع مقاومت های ذاتی و خازن های پارازیتی گره ورودی و  $R_2$  و  $C_2$  به ترتیب مجموع مقاومتهای ذاتی و خازن های پارازیتی گره خروجی محاسبه می گردد.

$$Z_{T}(S) = \frac{R_{1}R_{2}g_{m2}}{R_{1}R_{2}C_{1}C_{2}S^{2} + \left(\binom{(g_{m2} + g_{mb2})R_{1}R_{2}C_{1} +}{R_{1}C_{1} + R_{2}C_{2}}\right)s + R_{1}R_{2}g_{m1}g_{m2} + (g_{m2} + g_{mb2})R_{2} + 1}$$

$$(1)$$

از معاد له (۱) و با قرار دادن 
$$S = 0$$
 بهره مقاو مت انتقالی در  
فرکانس صفر بهصورت معادله (۲) به دست میآید.  
 $Z_T(0) = \frac{R_1 R_2 g_{m2}}{R_2 R_2}$  (۲)

 $R_1R_2g_{m1}g_{m2} + (g_{m2} + g_{mb2})R_2 + 1$  که در صورت بزرگ بودن مقادیر  $R_1$ و  $R_2$  مقدار فوق با مقدار تقریبی محاسبه شده، برابر خواهد بود. برای درک بهتر رفتار مدار،  $\eta$  (معادله ( $\eta$ )) و  $\omega_n$  ( $\pi$ ) ( $\pi$ ) و  $\omega_n$ 

$$= \frac{(g_{m2} + g_{mb2})R_1R_2C_1 + R_1C_1 + R_2C_2}{2\sqrt{R_1R_2C_1C_2(R_1R_2g_{m1}g_{m2} + (g_{m2} + g_{mb2})R_2 + 1)}} \quad (\ref{eq:generalized})$$

 $g_m$ معادله(۳)، برای مقادیر نوعی مقاومت ذاتی و خازن پارازیتی و  $p_m$ معمول ترانزیستورهای ما سفت 1 > n را نتیجه میدهد، که یعنی تابع تبدیل دارای دو قطب مختلط مزدوج با فرکانس گوشه برابر با  $\omega_n$  است.

$$\omega_n = \sqrt{\frac{R_1 R_2 g_{m1} g_{m2} + (g_{m2} + g_{mb2}) R_2 + 1}{R_1 R_2 C_1 C_2}} \tag{(f)}$$

معادلات (۲) و (۴) با قرار دادن مقادیر معمول در تکنولوژی ۰/۱۸μ۳ بهره در حدود Ω ۱۰۰Ω و فر کانس گوشــه در حدود چند گیگاهرتز را نشان میدهد، که مقادیر قابل قبولی هستند. معادلات فوق بهعلاوه نشــان میدهند که افزایش ایgm، افزایش پهنای باند و کاهش بهره را نتیجه میدهد.

در بخش بعدی یک مدار تقویت کننده مقاومت انتقالی بر اساس ساختار پیشنهادی طراحی می شود تا علاوه بر اثبات قابلیتهای ساختار، مقایسهای روی مدار طراحی شده بر اساس ساختار جدید با مدارات طراحی شده بر اساس ساختارهای قبلی ممکن گردد.

# ۳-طراحی مدار تقویت کننده انتقالی بر اساس ساختار پیشنهادی

#### ۳–۱–ملاحظات طراحی

برای دستیابی به بهره حدود ۶۰dBA بهره تقویت کننده انتقالی باید Ω ۱۰۰۰ باشد. ساختار پیشنهادی در این مقاله، جهت تأمین سایر مشخصات، نهایتاً میتواند بهرهای در حدود ۱۰۰Ω داشته باشد. اما همان طور که در بخش قبل اشاره شد، در این ساختار به دلیل مقاومت خروجی پایین، امکان افزودن طبقه تقویت کننده ولتاژ بدون کاهش پهنای باند وجود دارد.

در مدار تقویت کننده ولتاژ از چندطبقه مدار سورس مشتر ک ساده استفاده می شود. با توجه به مقاومت خروجی پایین طبقه قبل (مقاومت خروجی ساختار پیشنهادی کمتر از  $\frac{1}{(1+R_1g_{m1})g_{m2}}$  است) مشکل زیادی از جهت خازن پارازیتی مدار سورس مشتر ک ایجاد نمی شود. انتخاب تعداد طبقات موازنهای بین توان مصرفی، نویز و اندازه مدار و پهنای باند آن است. شکل ۳ مدار پیشنهادی را با دو طبقه مدار سورس مشتر ک نشان می دهد.

جهت د ستیابی به بهره ، مقاومت ورودی و نویز منا سب  $g_{m1}$  باید حدود ۱۰ms باشـد تا بهره ۱۰۰ و مقاومت ورودی  $\Omega$  ۱۰۰ شـود. برای کاهش مقاومت خروجی،  $g_{m2}$  را تا حد امکان بدون تأثیر منفی بر سایر المانها (با در نظر گرفتن ملاحظات مصرف توان) افزایش داده می شود.

#### ۲-۲-انتخاب متغیرهای مدار

#### ۳-۲-۱-متغیرهای ساختار پیشنهادی

جهت افزایش پهنای باند مدار  $g_{m2}$  باید تا حد امکان افزایش یابد، اما  $g_{m1}$  به دلیل تأثیر مستقیمی که بر بهره و درنتیجه نویز مدار دارد باید با مصالحه بین نویز و بهره ازیکطرف و پهنای باند از طرف دیگر انتخاب شود.



شکل ۳: طرح کلی مدار پیشنهادی

شـــکل ۴ مدار کامل مبدل جریان به ولتاژ را نمایش میدهد. مقادیر متغیرهای مدار مطابق جدول ۳ انتخاب شد.

جدول ۳: مقادیر متغیرها

متغير	مقدار	متغير	مقدار
(همه ترانزیستورها <i>l</i>	۱۸۰nm	$w(Q_5)$	۶۴μ
$w(Q_1)$	١٠٠μ	$w(M_2)$	۱۰۰μ
$w(Q_4)$	١٠٠μ	$w(Q_3)$	۱۵μ
$w(M_1)$	۱۵μ	V <sub>b</sub>	•/AV
$w(Q_2)$	۲μ		

انتخاب مقادیر جدول ۳ برای متغیرها، ترارسانایی، مقاومت و ظرفیت خازنیهای مدار را مطابق جدول ۴ ایجاد مینماید:

جدول ۴: ترارسانایی، مقاومت و ظرفیت خازنی پارازیتی مدار

متغير	مقدار
$g_{m1}$	۶/۵m
$g_{m2}$	۳۶m
$g_{mb2}$	۶/۵m
<i>C</i> <sub>1</sub>	۰/۳۱ApF
C <sub>2</sub>	۰/۹۵pF
R <sub>1</sub>	۱۸۱۵
R <sub>2</sub>	٩٣٠۵

با قرار دادن مقادیر جدول ۴ در معادله (۱) تابع تبدیل مطابق معادله زیر به دست می آید:

$$Z_T(S) = \frac{1.1 \times 10^{23}}{S^2 + 5.7 \times 10^{10} s + 14.8 \times 10^{20}}$$
 ( $\delta$ )

با توجه به معادله (۵) بهره فرکانس صفر مدار و نسبت میرایی (η) بهصورت معادلات (۶) و (۷) محاسبه میشود.

$$Z_T(0) = 75\Omega \tag{(\%)}$$

$$\eta = 0.74 < 1$$
 (Y)

معادله (۷) نشان می دهد که تابع تبدیل مدار دو قطب مزدوج با  
فرکانس گوشه 
$$w_n$$
 دارد. معادله (۸) فرکانس گوشه را محاسبه می کند.  
 $(\Lambda) = 38 \times 10^9 \rightarrow f_n = 6.12 GHz$ 



شکل ۴: مدار کامل مبدل جریان به ولتاژ

#### ۳-۲-۲-متغيرهای تقویت کننده ولتاژ

مدار تقویت کننده ولتاژ از طبقات سورس مشتر ک تشکیل شده است. هرچه تعداد این طبقات بیشتر باشد، هر طبقه بهره کمتری را تأمین می کند. اندازه ترانزیستورها کوچکتر است و مدار میتواند پهنای باند بیشتری داشته باشد. در عوض نویز آن بیشتر شده و توان مصرفی بالا میرود. در این مقاله مانند شکل ۳ از دو طبقه سورس مشترک با مشخصات جدول ۵ استفاده شده است.

جدول ۵: مقادیر متغیرها

متغير	مقدار	متغير	مقدار
$w(M_3)$	۴۰μ	<i>R</i> 1	۴۲۰Ω
$w(M_4)$	λμ	R2	γγ٠Ω

مقادیر فوق بهره ۱۵dB در طبقه اول و ۶/۵dB در طبقه دوم را نتیجه میدهد که با بهره مقاومت انتقالی ۳۷/۵dBΩ طبقه مبدل جریان به ولتاژ، بهره کل مدار برابر با ۵۹dB۵ خواهد بود.

## ۳-۳-افزایش پهنای باند با شبکه تشدید سری

افزایش پهنای باند با شــبکه تشـدید موازی[۸]، با شـبکه تشـدید سـری[۹]، و ترکیبی از هر دو [۱۰–۱۲] از روشهای مرسـوم افزایش پهنای باند هستند. در این مقاله از شبکه تشدید سری جهت افزایش پهنای باند استفاده میشود. دو گره ۷in و xx در شکل ۳ به دلیل وجود ظرفیت خازنهای پارازیتی بالا نیاز به شبکه تشدید سری دارد.

شکل ۵ اصول افزایش پهنای باند با شبکه تشدید سری را نمایش میدهد. معادله (۹) امپدانس معادل گره Vin را محاسبه مینماید. در معادله (۹)، C برابر با مجموع دو خازن شکل ۵ است.



$$Z = \frac{CRLS^2 + LS + R}{(LC_1S^2 + 1)(RC_2S + 1)}$$
(9)

شبکه تشدید سری با دو سلف در دو گره  $V_n$  و  $V_x$  که مانند شکل ۶ قرار داده می شود، تحقق می یابد. در صورت انتخاب محل صحیح صفر معادله (۹) می توان پهنای باند را تا میزان زیادی افزایش داد. در صورت انتخاب صفرها برابر با قطبها (در حدود ۶/۱۲GHz)، نوسانات درون باند مدار کم شده، اما پهنای باند مقدار کمی افزایش می یابد. در صورت انتخاب دورتر صفرها پهنای باند بیشتر افزایش خواهد یافت اما نوسانات درون باند نیز بیشتر خواهد شد. در اینجا هر دو صفر در حدود AGHz انتخاب شدهاند. به این منظور  $L_1=2.02nH$ 



شکل ۶: محل قرارگیری سلفهای جبرانساز

## ۴- شبیهسازی رایانهای

مدار بخش قبلی با تکنولوژی CMOS •/۱۸µm شبیهسازی شد. مقادیر حاصله در جدول ۶ با نتایج کارهای دیگران ([۱، ۵، ۶، ۱۳، ۱۴]) مقایسه شده است. مقایسه کارآیی مدار با کارهای دیگران، قابلیت مدار در مصرف توان پایین و ارجاع نویز کم به ورودی را نشان میدهد. بر اساس نتایج شبیهسازی اثبات می شود که مدار ارائه شده یک تقویت کننده خوب با معیار بهره، توان مصرفی و پهنای باند-بهره بر توان مصرفی  $\left(\frac{GHZ\Omega}{mW}\right)$  است. مرجع [۱۳] به دلیل استفاده نکردن از سلف در مدار از نظر سطح اشغال شده توسط مدار (۰/۰۱۶mm<sup>2</sup>) نسبت به سایر مدارات مزیت دارد. اما دستیابی به مزیت فوق با استفاده از مدار مبدل ظرفیت خازنی به سلفی امکان پذیر شده است. مدار مبدل ظرفیت خازنی به سلفی متشکل از دو ترانزیستور و دو مقاومت است. افزایش این قطعات به مدار باعث افزایش نویز و کاهش نسبت بهره-یهنای باند بر نویز شده است. مصالحه نویز و کارآیی مدار در مقایسه مرجع [١٣] با سایر مراجع و این مقاله قابل ملاحظه است. با توجه به کاربرد مدار در مراکز مخابراتی و ثابت بودن آن و نیز اهمیت نویز کم به دلیل قرار گرفتن مدار در ابتدای گیرنده نوری، در این مقاله افزایش حجم و استفاده از سلف بر افزایش نویز ترجیح داده شده است. مرجع [۵] با استفاده از ۳ سلف، یهنای باند ۲۰/۵GHz را فراهم ساخته است. این پهنای باند برای کار در نرخ بیت ۴۰Gb/s برابر با اســـتاندارد -OC 768 با در نظر گرفتن تقدم نویز بر تداخل بین سمبولی منا سب ا ست [۷]. در مقابل سایر مراجع با یهنای باند بیش از VGHz برای نرخ بیت

N·Gb/s مطابق ا ستاندارد OC-192 با در نظر گرفتن تقدم تداخل بین ســمبولی بر نویز طراحی شـدهاند [۷]. مرجع [۵] برای اسـتاندارد با سرعت بیشتر در ازای اشغال سطح بیشتر توسط مدار از شبکه تشدید و سلف بیشتر استفاده کرده است. مرجع [۱۴] با افزایش توان مصرفی (افزایش ترار سانایی ترانزیستورها) نویز را کاهش داده است که با توجه به ثابت بودن دستگاه و عدم استفاده از باتری جهت تغذیه انتخاب مناسبی است اما به دلیل بهره پایین مدار طبقه بعدی (تقویت کننده محدودساز) باید با در نظر گرفتن ملاحظات مربوط به نویز طراحی شود. مرجع [۶] با فراهم نمودن خروجي تفاضلي، حذف حالت مشترك و اغتشاشات منبع ولتاژ را در طبقات بعد بدون نیاز به مبدل اضافی تک سر به دیفرانسیل ممکن میکند. اما در صورت استفاده به صورت تفاضلی نویز ارجاع شده به ورودی (به علت کمتر بودن بهره ترار سانایی کروجی منفی) ۵/۱ برابر ( $\frac{p_A}{\sqrt{Hz}}$ ) می شود. در این حالت بهره ۵۰dB خروجی منفی) خواهد بود. نویز حالت تفاضلی مدار زیاد بوده ولی از مزایای خروجی تفاضلی نسبت به مدار معرفی شده در این مقاله بهره میبرد. مرجع [۱] نسبت به این مقاله عملکرد بهتری در مورد نویز دارد که با افزایش توان مصرفی بهدستآمده است.

شـکل ۷، نمودار بهره هر قسـمت مدار و بهره کلی مدار را نشـان میدهد. بهره کلی مدار، Δ۹dBΩ با نوسـانات کمتر از Δ۹dB در باند تقویت، اسـت. پهنای باند مدار، ۸/۶GHz نشـان داده شـده اسـت. اما مشخصات بسیار خوب مدار توان مصرفی و نویز ارجاع شده به ورودی آن ا ست. میانگین چگالی طیفی جریان نویز ارجاع شده به ورودی مدار  $\frac{PA}{\sqrt{Hz}}$  است. اگر فقط ساختار پیشنهادی (مبدل جریان به ولتاژ، بدون در نظر گرفتن دو طبقه سـورس مشـترک تقویتکننده جریان) در نظر گرفته شود، بهره فرکانس صفر بیش از ۵۹۵۳ (۷۵۵)، با جریان نویز

شکل ۹ نتیجه شبیهسازی نویز مدار ارائهشده را نمایش میدهد. در فرکانسهای بالا نویز کاهش مییابد. این کاهش نویز به دلیل اثر سلف L1 است که در فرکانس زیاد اتفاق میافتد.



شکل ۷: اندازه پاسخ فرکانسی مدار مبتنی بر ساختار پسخور منفی

برای دا شتن درک از اندازه مدار، جانمایی آن با استفاده از نرمافزار Cadence، فرآیند نیمرسانای اکسید فلز مکمل (CMOS) و فناوری ۰/۱۸μm شرکت صنایع نیمر سانای تایوان (TSMC) طراحی شد و در شکل ۱۰ نمایش داده می شود. نتیجه شبیه سازی پس از جانمایی با استفاده از نرمافزار Spectre در شکل ۱۱ نشان داده شده و تفاوت کمتر از HD را با نتیجه پیش از جانمایی نشان میدهد. ابعاد جانمایی ۱۰/۱۵mm<sup>2</sup> گیرنده نوری و سایرکارهای انجام شده در این زمینه) مناسب است.

مدار	[\]	[۵]	[۶]	[1٣]	[14]	این مقاله
تكنولوژى	0.18µm	0.18µm	0.18µm	0.13µm	0.13µm	0.18µm
بھرہ(dB)	58	60	46	50.1	54	59
پهنای باند(GHz)	8.1@0.3pF	20.5@0.3pF	8@0.25pF	7@0.25pF	11.5@NA	8.6@0.3pF
توان مصرفی(mW)	34.8@1.8V	11@1.8V	31.5@N.A	7.5@1.5V	45@1.5V	18.2@1.8V
$\frac{GBW}{P_{DC}}(\frac{GHz\Omega}{mW})$	184.8	1863	50.6	299	128	420
جریان نویز ارجاع شده به ورودی( <u>PA)</u>	15	12	10	31.3	6.8	23
تعداد سلفها	2	3	2	0	2	2

جدول ۶: مقایسه نتایج مقاله با کارهای مشابه

ارجاع شــده به ورودی ۱۵<u>pA و</u> مصــرف توان ۱۳mW بهدســت میآید.

شکل ۸، دیاگرام چشمی پورت خروجی مدار ارائه شده را به دنباله بیتهای شبه تصادفی ( $PRBS^{a}$ ) با نرخ بیت 1 –  $2^{23} \frac{Gb}{s}$  1 با دو سطح ۲۰ $\mu$ A و ۲۰ $\mu$ A و ۲۰۰ $\mu$ A

## ۵- نتیجهگیری

در این مقاله ساختاری جدید برای تقویت کننده مقاومت انتقالی جهت به کارگیری در لینک نوری ارائه شد. یک TIA کمنویز و با بهره بالا و مصرف توان کم بر اساس ساختار جدید طراحی شد. سپس مدار طراحی شده با تکنولوژی ۰/۱۸µm CMOS شبیه سازی گردید.

نتایج شـبیهسـازی TIA طراحیشـده، بهره مقاومت انتقالی ۵۹dBΩ با پهنای باند ۸/۶GHz را با خازن ۰/۳pf پارازیتی فوتودیود نشان میدهد. میانگین چگالی طیفی جریان نویز ارجاع شـده به ورودی مدار برابر با <u>PA</u> است.



شکل۸: دیاگرام چشمی پورت خروجی بالا: با ورودی ۲۰μΑ پایین: با ورودی ۲۰۰μ۹



شکل ۹: نویز ارجاع شده به ورودی مدار ارائه شده





شکل ۱۱: شبیهسازی پس از جانمایی مدار

مراجع

- [7] B. Razavi, Integrated Circuit for Optical Communications, Second Edition, Hoboken, New Jersey: John Wiley & Sons, Inc., 2012.
- [8] S. S. Mohan, M. M. Hershenson, S. P. Boyed and T. H. Lee, "Bandwidth extension in CMOS with optimized on-chip inductors," IEEE Journal of Solid-State Circuits, vol. 35, no. 3, pp. 346-355, 2000.
- [9] B. Analui and A. Hajimiri, "Bandwidth enhancement for transimpedance amplifiers," IEEE Journal of Solid-State Circuits, vol. 39, no. 8 pp. 1263-1270, 2004.
- [10] S. Galal and B. Razavi, "40-Gb/s amplifier and ESD protection circuit in 0,18μm CMOS technology," IEEE Journal of Solid-State Circuits, vol. 39, no. 6, pp. 2389-2396, 2004.
- [11] D. J. Jin and S. H. Hsu,, "A 40-Gb/s transimpedance amplifier in 0.18 μm CMOS technology," IEEE Journal of Solid-State Circuits, vol. 43, no.6, pp. 1449-1457, 2008.
- [12] C. F. Liu and S. I. LIU, "A 40-Gb/s transimpedance-AGC amplifier and CDR circuit for broadband data receivers in 90-nm CMOS technology," IEEE Journal of Solid-State Circuits, vol. 43, no.3, pp. 642-665, 2008.
- [13] M. H. Taghavi, L. Belostotski, J.W Haslett and P.Ahmadi, "10-Gb/s 0.13-µm CMOS inductorless modified-RGC transimpedance amplifier," IEEE Transaction on Circuits and Systems I,vol. 62, no. 8, pp. 1971-1980, 2015.
- [14] P. Andre and S. Jacobus, "Design of a high gain and power efficient optical reciever front-end in 0.13µm RF CMOS technology for 10 Gbps applications" Microwave and Optical Technology Letters, vol. 58, no. 6, pp. 1499-1504, 2016.

- M. Rakideh, M. Seifouri and P. Amiri, "A folded cascodebased broadband transimpedance amplifier for optical communication," *Microelectronics Journal*, vol. 54, no. c, pp. 1-8, 2016.
- [2] S. M. R. Hasan, "Design of a low power 3.5-GHz broad-band CMOS transimpedance amplifier for optical transceivers," IEEE Transactions on Circuits and Systems I, vol. 52, no. 6, pp. 1061-1072, 2005.
- [3] M. Seifouri, P. Amiri and M. rakide, "Design of broadband transimpedance amplifier for optical communication systems," *Microelectronics Journal*, vol. 45, no.8, pp. 679-684, 2015.
- [4] J. Kim and J. F. Buckwalter, "Bandwidth enhancement with low group-delay variation for a 40-Gb/s transimpedance amplifier," IEEE Transactions on Circuits and Systems I, vol. 57, no. 8, pp. 1964-1972, 2010.

RGC کمنویز مدار مجتمع CMOS با پهنای باند ۲۰GHz و بهره

صفحات ١٥ - ٢٣، ١٣٩٥

[6] D. Chen, S. Yeh, X. Shi, M. A. Do, C. C. Boon and W. M. Lim, "Cross-coupled current conveyor based CMOS transimpedance amplifier for broadband data transmission," IEEE Transaction on Very Large Scale Integration (VLSI) Systems, vol. 21, no. 8, pp. 15-16-1525, 2013.

زيرنويسها

- `TranceImpedance Amplifier
  - <sup>v</sup> Limiting Amplifier
  - " ReGulated Cascade

\* Cross-coupled current conveyor

<sup>5</sup> PseudoRandom Bit Sequence