# تقویت کننده کسکود تمام تفاضلی بازیابی تاشده بهبودیافته ولتاژ و توان پایین

خلیل منفردی'، استادیار؛ یوسف بلقیس آذر'، دانشجوی کارشناسی ارشد

۸- گروه مهندسی برق - دانشکده فنی و مهندسی - دانشگاه شهید مدنی آذربایجان - تبریز - ایران - khmonfaredi@azaruniv.ac.ir
 ۲- گروه مهندسی برق - دانشکده فنی و مهندسی - دانشگاه شهید مدنی آذربایجان - تبریز - ایران - y.belghisazar@azaruniv.ac.ir

چکیده: در این مقاله ساختاری جدید برای تقویت کننده کسکود تاشده تمامتفاضلی جهت کار در ولتاژ و توان کم ارائه شده است. تقویت کننده کسکود تاشده متداول و تقویت کننده کسکود بازیابی تاشده شبیه سازی شده است که با استفاده از ترارسانایی بالاتر ارائه شده در ساختار کسکود بازیابی تاشده میدود یافته است. با این وجود در ساختار کسکود بازیابی تاشده حاشیه فاز کم شده است که در مداختار کسکود بازیابی تاشده حاشیه فاز کم شده است که در مدار تقویت کننده کسکود بازیابی تاشده به ورودی بهبود یافته است. با این وجود در ساختار کسکود بازیابی تاشده حاشیه فاز کم شده است که در مدار تقویت کننده کسکود بازیابی تاشده حاشیه فاز کم شده است. بازیابی تاشده بهبودیافته پیشنهادی این افت جبران شده است. تقویت کننده هد در محیط نرمافزار Cadence شده است که در مدار تقویت کننده کسکود بازیابی تاشده بهبودیافته پیشنهادی این افت جبران شده است. تقویت کننده هد در محیط نرمافزار Cadence شده است که در مدار تقویت کننده ای محکود بازیابی تاشده بهبودیافته پیشنهادی این افت جبران شده است. تقویت کننده ای محکود تاشده (FC)، کسکود تاشده (FC) می ماند (FC) و حاشیه فاز تقویت کننده هدر (FC) و کسکود بازیابی تاشده (FC) بهبای باند و حاشیه فاز تقویت کننده های کسکود تاشده (FC)، تعام ۲۳/۲۴ استان محکود بازیابی تاشده بهبودیافته (IRFC) به ماله ۲۳/۲۹ هده (FC) و کسکود بازیابی تاشده بهبودیافته (IRFC) به ماله ۲۵ ٬۲۸ ٬۲۰ هدرجه و اله ۲۲/۱۹ هدرجه و اله ۲۹ ٬۲۸ ٬۲۱ ٬۲ ٬۱۹ هدرجه و ماله ۲۵ ٬۲ ٬۱۹ هدر (FC) و کسازه ماره و ماله به فاز تقویت کننده مادر (FC) و کم ٬۲ ماله بی ماره به و حام ٬۲ ماره و بازیابی تاشده بهبودیافته (IRFC) به زلیا و داشیه فاز تقویت کنده (FC) و ماره و بازیابی تاشده بهبودیافته (IRFC) به ٬۲ ما ۲۰ ماره و ماره به در ٬۲ ماره ماره و ماره به درجه و ماله ۲۵ ٬۲ ٬۱۶ ما ٬۱۰ مانه و حاشیه مازیابی تاره ماره و مانه و ما ٬۲ ماره و مانه و مانده و حاشیه فاز بهدست آمده از بازیابی ماده بهبودیافته (IRFC) ما ٬۲ ٬۰ ٬۱ ما مانه و راه ما ٬۱ ماره و به و حامه ماره و ماره و ماره و ماره و ماره و ماه ٬۰ ٬۰ ما ما ماز رایابی ما ماره و ماره ماه ماره و ماره و ماه ما مانه و راه ما ٬۰ ٬۰ ٬۰ ما ما مازیابی ماه مانه و ماره و ماه مازه و ماه ما مانه و راه ما ما مانه و راه ٬۰ ما مانه و ماره و ماه ماره و ماه ماره و ماره و ماه و ماره

**واژههای کلیدی**: تقویتکننده کسکود تمامتفاضلی، کسکود تاشده، تقویتکننده عملیاتی، تقویتکننده ترارسانایی.

# Improved Low Voltage Low Power Recycling Folded Fully Differential Cascode Amplifier

K. Monfaredi<sup>1</sup>, Assistant Professor; Y. Belghisazar<sup>2</sup>, MSc student

1- Engineering Faculty, Department of Electrical and Electronic Engineering, Azarbaijan Shahid Madani University, Tabriz, Iran, Email: khmonfaredi@azaruniv.ac.ir

2- Engineering Faculty, Department of Electrical and Electronic Engineering, Azarbaijan Shahid Madani University, Tabriz, Iran, Emails: y.belghisazar@azaruniv.ac.ir

**Abstract:** In this paper, a novel structure for folded cascode low-voltage low-power fully differential amplifier is proposed. Both conventional folded cascode amplifier and recycling folded Cascode amplifier is simulated which in later case the DC gain, gain bandwidth and input referred noise is improved thank to the higher transconductance of recycling structure. Meanwhile the phase margin is reduced in recycling folded cascode amplifier which is compensated by improved recycling folded cascode amplifier circuit proposed. Amplifiers are simulated by Cadence software utilizing 180 nm TSMC technology. DC gain, bandwidth and phase margin of conventional folded cascode (FC), recycling folded cascode (RFC) and improved recycling folded cascode (IRFC) are obtained 42.09dB, 23.24kHz, 90.14°, 48.27dB, 83.16kHz, 82.51° and 58.92dB, 66.58kHz, 84.12°, respectively. Post layout simulation for improved recycling folded cascode (IRFC) is provided which proves the proper functionality of the proposed structure. For fair evaluation all structures are simulated in identical circumstance and transistor aspect ratios. The power consumption of these circuits are obtained 700 nW, 700 nW, 750 nW, respectively. High figure of merit (FOM) for proposed amplifier in comparison with its other counterparts represents its improved performance.

Keywords: Fully differential cascode amplifier, folded cascode, operational amplifier, trans-conductance amplifier.

تاریخ ارسال مقاله: ۱۳۹۵/۰۹/۲۹ تاریخ اصلاح مقاله: ۱۳۹۵/۱۱/۱۲ تاریخ پذیرش مقاله: ۱۳۹۵/۱۲/۲۲ نام نویسنده مسئول: ایران – تبریز – دانشگاه شهید مدنی آذربایجان – دانشکده فنی و مهندسی – گروه مهندسی برق.

#### ۱– مقدمه

در دهههای اخیر روند ارائه سیستمهای ولتاژ کم-توان کم تسریع شده است. تعداد دستگاههای قابل حمل بهسرعت در حال افزایش است و این امر بدون به کارگیری مدارهای توان کم یکپارچه غیرممکن است. تقویت کنندههای ترارسانایی عملیاتی<sup>۱</sup> (OTA) یکی از بلوکهای اصلی در کاربردهایهای مختلف است که بهطور گسترده استفاده میشود. مقیاس بندی ابعاد ادوات و کوچکتر شدن منابع تغذیه، طراحان مدار را مجبور به استفاده از تکنیکهای ولتاژ کم-توان کم کرده است [۱]. با توجه به روند تقاضای بازار بهسمت فنآوریهای ولتاژ کم و توان کم، پارامترهای پاسخ فرکانسی، نویز، بهره CD، ولتاژ منبع تغذیه و توان مصوفی پارامترهای اصلی برای طراحی تقویت کنندهها می باشند [۱].

معضل اصلی در طراحی مدارهای CMOS ولتاژ کم عدم کاهش ولتاژ آستانه متناسب با آن است که سبب تنگتر شدن سقف ولتاژی در دسترس برای عملکرد مدار می شود، بنابراین طراحی در منطقه وارونگی ضعیف یکی از روشهای متداول برای طراحی مدارهای CMOS ولتاژ فوقالعاده كم است. همچنين مصالحهاي ميان نوسان سيگنال و پاسخ فرکانسی وجود دارد. درصورتی که ترانزیستورهای ماسفت برای دستیابی به سرعتهای بیشتر در جریانهای بالاتر بایاس شوند، ولتاژ درین-سورس بزرگتری لازم خواهند داشت [۲-۱]. در وارونگی ضعیف با توجه به ولتاژ درین-سورس کم، نوسان سیگنال بزرگتر از وارونگی قوی و متوسط است، بااین حال پاسخ فرکانسی به دلیل جریان های بسیار کم افت خواهد کرد. در ماسفت، نویز فلیکر در محدوده فرکانس پایین غالب می شود [۲]. همچنین به دلیل حالتهای انرژی اضافی در مرزهای SiO<sub>2</sub> و Si نویز فلیکر بیشتر اضافه می شود، بنابراین نویز فلیکر یک پارامتر کلیدی برای طراحی مدار در وارونگی ضعیف است [۴-۳]. به تازگی تکنیکهای مختلفی برای کاهش نویز فلیکر ارائه شدهاند [۶–۵] که على رغم عملكرد خوبشان منجر به كاهش حاشيه فاز شدهاند. همچنين در [۶]، به نویز فلیکر ارجاعشده به ورودی اشاره شده است که با توجه به بهبود ترارسانایی کاهش یافته است، ازطرفدیگر ترانزیستورهای بزرگتر و بارهای فعال، ناحیه سیلیکون و همچنین خازن پارازیتی را افزایش میدهند. ازاینرو مصرف توان بیشتر برای انتقال قطبهای پارازیتی به فرکانسهای بالاتر نیاز خواهد بود. بنابراین کاهش توان نویز فليكر ارجاعشده به ورودى بدون افزايش قابل توجه توان مصرفي و ناحيه سیلیکون، چالشی اساسی برای طراحان تقویتکنندههای CMOS است.

در کاربردهایی که نوسان بالا و بهره بالا با مصرف توان کم مورد نیاز است از تقویت کننده کسکود تاشده<sup>۲</sup> (FC) که یک تقویت کننده متدوال است استفاده می شود، اگرچه ورودی تقویت کننده NMOS بهره بالاتری از ورودی تقویت کننده PMOS دارد اما در آن قطب کوچک تر باعث کهش پهنای باند می شود. به منظور بهبود بیش تر در تقویت کننده FC، کسکود بازیابی تاشده<sup>۲</sup> (RFC) معرفی می شود که دارای مزایای بهره DC و بهره پهنای باند بالاتر از FC متداول است [۶]، اما در مقایسه با FC متداول، تقویت کننده RFC زوج قطب - صفر اضافی دارد که باعث می شود

حاشیه فاز کاهش یابد به همین دلیل مدار <sup>†</sup>IRFC برای بهبود حاشیه فاز طراحی گردیده است. در کارهای RFC اخیر از یک فیدبک مثبت [۷] یا منابع جریان اضافی [۸] بهمنظور بهبود عملکرد RFC استفاده شده است. در روش فیدبک مثبت، ترارسانایی بدون مصرف توان اضافی افزایش یافته است. علاوهبراین فیدبک مثبت را میتوان برای افزایش امپدانس خروجی که منجر به بهره CC بالاتر میشود استفاده کرد [۰۱-۹]. روش بازیابی دوبل با استفاده از منابع جریان موازی اضافی به طبقه ورودی اضافه شده تا یک بار دیگر جریان بایاس را بازیابی کند [۸].

تقویت کننده های کسکود تاشده طراحی شده در [۱۹–۱۱] دارای بهره پهنای باند بالا می باشند اما توان مصرفی خیلی زیادی دارند که در کاربردهای مدرن امروزی به ندرت مورد استفاده قرار می گیرند، در مراجع [۱۸–۱۷] از تکنیک ولتاژ کم-توان کم استفاده شده است که نویز ارجاع شده به ورودی به طور قابل توجهی کاهش داده نشده است و همچنین حاشیه فاز افت کرده است. تقویت کننده پیشنهادی در این مقاله با ارائه ساختار جدید سبب به بود ضریب شایستگی شده است به نحوی که می تواند برای کاربردهای مدرن امروزی نظیر مبدل های آنالوگ به دیجیتال به خوبی مورد استفاده قرار گیرد. ساختار مقاله به صورت زیر است:

بخش ۲ به بررسی عملیات وارونگی ضعیف ماسفت می پردازد. در بخش ۳ انواع تقویت کننده کسکود تاشده از جمله ساختار بهبودیافته پیشنهادی و پارامترهای مهم آنها مورد بحث و بررسی قرار می گیرند. نتایج شبیه سازی در بخش ۴ ارائه شده است. درنهایت با ارائه نتیجه گیری در بخش ۵ مقاله به اتمام می رسد.

# ۲- عملیات وارونگی ضعیف ماسفت

افزایش طول در ترانزیستورهای ماسفت میتواند توان نویز فلیکر ارجاعشده به ورودی در وارونگی ضعیف را کاهش دهد اما این کار به قیمت کمتر شدن جریان تمام میشود. برای غلبه بر این مسئله، پارامترهای جبرانسازی مختلفی مانند ولتاژ گیت – سورس و عرض Wبرای وارونگی ضعیف را میتوان استفاده کرد. همان طور که برای وارونگی متوسط مصالحه ای بین نوسان ولتاژ درین – سورس و ناحیه سیلیکون معمولاً وجود دارد، در این ناحیه، VGS و W هر دو جبران ساز متفاوتی برای افزایش طول هستند.

در این کار، برای کار در توان فوق العاده کم از عملکرد در ناحیه زیرآستانه<sup>۵</sup> استفاده شده است. در ناحیه وارونگی ضعیف جریان درین بسیار کم ماسفتها بهصورت رابطه (۱) بیان می شود [۲].

$$I_{d} = I_{s} \frac{W}{L} e^{\left(\frac{V_{GS} - V_{th}}{nU_{t}}\right)} [1 - e^{\frac{-V_{DS}}{U_{t}}}] \underbrace{Vds \ge 3Ut}_{d} = I_{s} \frac{W}{L} e^{\left(\frac{V_{GS} - V_{th}}{nU_{t}}\right)} \quad (1)$$

در رابطه بالا VGs ولتاژ گیت-سورس، VDs ولتاژ درین-سورس و Vth ولتاژ آستانه است. *t*J ولتاژ حرارتی است که تقریباً در دمای اتاق ۲۶mv است.

 $I_s$  جریان ماسفت با ابعاد واحد در  $V_{GS}=V_{th}$  است. Is با رابطه (۲) بیان می شود [۲].

$$I_s = 2nU_t^2 \mu C_{ox} \tag{(Y)}$$

که در آن µ تحرک حاملها<sup>۶</sup> و n ضریب شیب LnIs است درواقع Is جریان مشخصه افزاره است، ترارسانایی در ناحیه وارونگی ضعیف در [2] بهصورت رابطه (۳) آمده است [۲].

$$g_m = \frac{\partial I_d}{\partial V_{GS}} = \frac{I_d}{nU_t} \tag{(Y)}$$

بهمنظور رسیدن به یک *m* بزرگ، باید *I* را افزایش داد. اما، این افزایش جریان ممکن است افزاره را به داخل مد وارونگی قوی هدایت کند و باید برای حفظ عملیات ولتاژ پایین، توان پایین، از ایت مسئله اجتناب شود. میتوان با تنظیم *W*/L افزاره را در مد ولتاژ پایین حفظ کرد، اما بزرگتر شدن اندازه ترانزیستور منجر به افزایش خازنهای پارازیتی افزاره میشود و بزرگتر شدن خازنهای پارازیتی تأثیر منفی وارونگی ضعیف نسبت به وارونگی قوی دارای ترارسانایی بزرگتر با مصرف جریان کوچکتر هستند ضمن آنکه این افزایش هدایت انتقالی منجر به بهبود بهره و کاهش نویز خواهد شد.

# ۳- تقویت کننده کسکود تاشده

# ۳-۱- ترارسانایی سیگنال کوچک

مدار FC متداول در شکل ۱ نشان داده شده است. ترارسانایی FC متداول برابر *GmFc=gml* است که اشاره به ترانزیستورهای ورودی دارد. همان طور که می دانیم افزایش ترارسانایی باعث افزایش بهره می شود و بهره پهنای باند و متعاقب آن آهنگ تغییر<sup>۷</sup> بهبود می یابد. در تقویت کننده FC متداول، جریان بیش تری از ترانزیستورهای M4 M3 عبور می کند و در بسیاری از طرحها ترارسانایی بزرگ ترین مقدار را دارد بنابراین در تقویت کننده RFC و IRFC (شکل ۲ و ۳)، M3a و M4 به عنوان ترانزیستور راهانداز برای افزایش ترارسانایی با ضریب دو در مقایسه با تقویت کننده FC استفاده می شوند.

همچنین اتصالات متقاطع در تقویتکننده RFC و IRFC جهت حصول اطمینان از این امر است که جریان سیگنال کوچک توسط ضریب نسبت *k* تقویت شده است. بهطور معمول *k* برابر با ۳ انتخاب می شود تا بودجه توان بدون تغییر و ثابت بماند.



شکل ۱: تقویتکننده تمام تفاضلی کسکود تاشده متداول (FC)



شکل ۲: تقویت کننده تمام تفاضلی کسکود بازیابی تاشده (RFC) اتصالات متقاطع در تقویت کننده IRFC جهت تقویت جریان سیگنال کوچک توسط ضرایب نسبت، p، m, p و k است. p، m و k بهترتیب برابر با ۳، ۲/۵ و ۲/۵ هستند. نکته قابل توجه در تقویت کننده IRFC پیشنهادی این است که بهدلیل استفاده از اتصالات خود-کسکود<sup>۸</sup> بایاس ماسفتها در این ساختار از نوع تطبیقی بوده و لذا نیازی به ولتاژهای بایاس اضافی نیست.

بنابراین ترارسانایی عملیاتی (Gm) ساختارهای RFC و IRFC را می توان به ترتیب با رابطه های (۴) و (۵) بیان کرد.



شکل ۳: تقویت کننده تمام تفاضلی کسکود بازیابی تاشده بهبودیافته (IRFC)

$$Gm_{RFC,IRFC} = gm_{a1}(k+1) = 2gm_1 \tag{(4)}$$

$$Gm_{max} = gm_1(m + pk + 1) = 2.5 gm_1$$
 ( $\Delta$ )

مدار بایاس و مدار CMFB تقویت کننده کسکود بازیابی تاشده در شکل ۴ نشان داده شده است.



#### شکل ۴: مدار بایاس و مدار CMFB تقویتکننده کسکود بازیابی تاشده

در تقویت کننده IRFC عدم نیاز به منابع ولتاژ بایاس بهدلیل استفاده از ساختارهای خود کسکود که سبب سادهتر شدن بیش از پیش مدار شده و ضمن متعادل نگهداشتن سطح مقطح اشغالی تراشه، از افزایش مضاعف مصرف توان نیز جلوگیری می کند.

این امر می تواند منجر به بهبود بهره، حاصل ضرب بهره در یهنای باند، آهنگ تغییر و نویز ارجاعشده به ورودی شود. بااین حال با اضافه کردن بخش بازیابی ممکن است حاشیه فاز با اضافه شدن یک قطب محدود شود [۶]. در شکل ۳ مقاومتهای ترانزیستوری یکسان، بایاس شده در ناحیه ترایود، در بین گیتهای ماسفت بلوک آینه جریان و بلوک کسکود قرار گرفتهاند که باعث افزایش پهنای باند و حاشیه فاز می شوند. مقاومت در این آینه جریان زوج قطب و صفر را معرفی می کند که مقدار تنطیم شده مقاومت میتواند قطب غالب را توسط صفر معرفی شده از بین ببرد و به این علت با استفاده از مقاومت جبرانساز، پهنای باند و حاشیه فاز افزایش می یابد. استفاده از مقاومت جداساز میان گیت ترانزیستورهای آئینه که اولین بار توسط آقای تومازو ارائه شد، سبب می شود خازن های ترانزیستورهای آئینه که در حالت عادی موازی باهم هستند امکان جمع شدن پیدا نکنند و درنتیجه خازن کل دیده شده به نصف تعدیل یافته و پهنای باند بهصورت نسبی افزایش یابد [۲۰-۱۹]. این مقاومتها با استفاده از ترانزیستورهای ماسفت (MR1 و MR2) که در ناحیه ترایود بایاس شدهاند، ایجاد شدهاند لذا سطح اشغالی تراشه به واسطه آنها خیلی تحت تأثیر قرار نخواهد گرفت.

با استفاده از ساختار خودکسکود برای دستیابی به بهره DC بزرگتر و اجتناب از منابع ولتاژ بایاس اضافی، خازن معادل افزایش یافته بهطوری که علی رغم بهره گیری از مقاومتهای جداساز و به استناد شبیه سازی های قبل و بعد از جانمایی فرکانس قطع ۳-طB برای ساختار IRFC تمام تفاضلی نسبت به ساختار RFC تمام تفاضلی کاهش نسبی از خود نشان می دهد.

#### ۲-۳- بهره فرکانس پایین

بهره فرکانس پایین OTAها اغلب از ترارسانایی سیگنال کوچک Gm و امپدانس خروجی فرکانس پایین Ro تولید می شود. همان طور که نشان داده شد GmRFC,IRFC=2GmFc است. درنتیجه بهره با همان امپدانس

خروجیاش Bd۶ افزایش مییابد. امپدانسهای خروجی هر سه تقویت کننده به صورت شکل ۵ و رابطه (۶) بیان شده است.

۳–۳– حاشیه فاز

در مدار RFC با وجود این واقعیت که بهره پهنای باند (GBW) بهدلیل بهبود ترارسانایی افزایش یافته است، حاشیه فاز به مقدار زیادی به نسبت *k* افت می کند. بهعبارتدیگر، بهبود در ترارسانایی توسط افت حاشیه فاز محدود شده است.



$$R_{out} \approx \frac{V_T}{I_T} \approx g m_6 r_{ds6} \left( r_{ds2a} \| r_{ds4a} \right) \| g m_8 r_{ds8} r_{ds10}$$

$$w_{p2} = -\frac{g m_{3b}}{(k+1) C_{gs,3b}}$$
(Y)

k برای حاشیه فاز مناسب باید  $\omega_{P2} \leq 3\omega_u$  باشد، بنابراین پارمتر k بهصورت رابطه (۸) بیان می شود [۶].

$$k \le \sqrt{\frac{gm_{3b}C_L}{3gm_{1b}C_{gs,3b}}} -1 \tag{(A)}$$

محدوده مناسب برای مقدار k برای حداقل رساندن افت حاشیه فاز ۲ الی ۴ میباشد که در اینجا ۳ انتخاب شده است، بااین حال هنگامی که حاشیه فاز تقویت کننده FC نسبت به تقویت کننده RFC مقایسه میشود، ۵ تا ۱۰ درجه افت می کند که نقطه ضعفی برای پایداری تقویت کننده است. برای غلبه بر این نقطه ضعف در شکل ۳ مدار تقویت کننده IRFC معرفی شده است که در این شکل ترانزیستورهای ماسفت (MR1 و MR1) مابین گیتهای آینه جریان و بلوک کسکود تقویت کننده قرار گرفته اند. تابع انتقال آینه جریان در سیستم پایین گذر مرتبه دوم به وسیله صفر اضافی منتقل شده است که توسط رابطه (۹) توصیف شده است:

$$H(s) = \frac{i_{OUT(S)}}{i_{IN(S)}} = \frac{i_{3a}}{i_{3b}} = \frac{gm_{3a}\left(s + \frac{1}{R_2C_{gs,3b}}\right)}{kC_{gs,3b}S^2 + \frac{K+1}{R_2}S + \frac{gm_{3b}}{R_2C_{gs,3b}}}$$
(9)

که در آن صفر برابر است با:  
$$w_{Z_2} = -\frac{1}{R_2 C_{es,3b}}$$
 (۱۰)

همچنین قطب غیرغالب اول و قطب دوم جدید در IRFC بهترتیب بهصورت زیر می باشند:

$$v_{P_2} = -\frac{2gm_{3b}}{(k+1)C_{e_x,3b}}$$
(11)

$$w_{p_3} = -\frac{gm_{9c}}{(p+1)C_{gs,9c}}$$
(11)

علاوهبراین، صفر باعث میشود که سیستم سریعتر شود، اما تغییر مکان صفر در محور منفی به مبدأ، نوسانیتر میشود، میتوان با انتخاب مقدار مناسب MR2 و MR1، صفر و قطب را خنثی کرد.

$$R_2 = \frac{m+K+1}{gm_{3b}} \tag{117}$$

$$R_1 = \frac{p+1}{gm_{9c}} \tag{14}$$

پس با این مقدار  $R_{P_2} = W_{Z_2}$ ، و لذا صفر سبب حذف قطب غیرغالب شده و قطب غیرغالب اول جدید توسط خازن پارازیتی گره تاشده تعیین میشود. بنابراین حاشیه فاز IRFC میتواند افزایش یابد. با توجه به قرار گرفتن مقاومت بزرگ میان دو گیت ترانزیستورهای آئینه که سبب جدا شدن خازنهای گیت-سورس آنها از یکدیگر میشود و خازن دیدهشده از دید گیت تقریباً نصف میشود، درنتیجه قطب ایجادشده توسط این خازنها در فاصلهای بسیار دورتر از قطب غالب قرار گرفته و اثر آن قابل صرفنظر است. درنتیجه از آنجاکه آینه جریان IRFC هیچ قطب دیگری معرفی نمی کند، درنتیجه W

#### ۳-۴- نويز

با توجه به عملکرد فرکانس پایین در وارونگی ضعیف، نویز فلیکر مهمترین منبع نویز در این مدارها است. حداکثر توان نویز جریان خروجی ماسفت با رابطه (۱۵) بیان می شود [۴، ۲۱].

$$\overline{i_o^2} = \left[ 4K_B T \gamma gm + \frac{K_F gm^2}{C_{ox} LW f} \right] \Delta f \tag{10}$$

عبارت اول نویز حرارتی است که با توجه به جریانهای پایین ماسفت در وارونگی ضعیف می تواند نادیده گرفته شود. از رابطه (۹) می توان دید که افزایش ابعاد ترانزیستور به طور قابل توجهی نویز فلیکر را کاهش می دهد.  $gm_{1a}=gm_{1b}$  .  $Gm_{IFC}=(k+1)gm_{1a}$  می دهد. با توجه به  $Gm_{IFC}=(k+1)gm_{1a}$  و  $gm_{1b}$  .  $gm_{3b}=gm_{3a}$ با توجه به  $L_{3a}=L_{3b}$  (WL)<sub>1a</sub>=(WL)<sub>1b</sub>  $kgm_{3b}=gm_{3a}$ نویز فلیکر اشاره شده ورودی تقویت کننده RFC به صورت رابطه (۱۶) به دست می آید [۱۷].

$$\overline{v_{ij}^{2}} = 2 \frac{K_{FB}}{C_{ax} \cdot f(k+1)} \cdot \left[ \frac{\frac{1+k^{2}}{(WL)_{ia}(k+1)} +}{\frac{K_{Fn}}{K_{Fp}} \frac{gm_{3a}^{2}}{(WL)_{3a} gm_{1a}^{2}} + \frac{gm_{9}^{2}}{(WL)_{9}(k+1) gm_{1a}^{2}} \right] \Delta f$$
(19)

با جای گذاری رابطه (۱۶) در (۱) و (۳) می توان *Ja وgm<sub>3</sub>a یا gm* را بهدست آورد [۱۷].

$$\overline{v_{ij}^{2}} = 2 \frac{K_{FB}}{C_{ax} \cdot f(k+1)} \cdot \left[ \frac{1+k^{2}}{(WL)_{ia}(k+1)} + \left( \frac{K_{Fa} Is_{3a}^{-2}}{(n_{3a}U_{i})^{2} K_{FB} gm_{1a}^{-2}} \right) \frac{gm_{3a}}{(L_{3a})^{2}} e^{\frac{\left(V_{CS,3a} - V_{B}\right)}{n_{3a}U_{i}}} \right] \\ + \left( \frac{Is_{9}^{-2}}{(n_{9}U_{i})^{2}(k+1) gm_{1a}^{-2}} \right) \frac{gm_{9}}{(L_{9})^{2}} e^{\frac{\left(V_{CS,3a} - V_{B}\right)}{n_{0}U_{i}}} \right] \Delta f$$

(17)

توان نویز فلیکر ارجاعشده به ورودی تقویت کننده IRFC به صورت رابطه (۱۸) به دست میآید.

$$\overline{v_{ij}^{2}} = 2 \frac{K_{FB}}{C_{ax} \cdot f(m+pk+1)^{2}} \cdot \left[ \frac{\frac{1+(kp+m)^{2}}{(WL)_{1a}} + \frac{n_{a1}^{2}}{n_{9}^{2}} \frac{(p+1)(kp)^{2}}{(WL)_{9}} + \frac{1}{K_{Fp}} \frac{n_{a1}^{2}}{n_{a3}^{2}} \frac{(m+(kp+m)^{2}+kp^{2})M}{(WL)_{3a}} \right] \Delta f \quad (1 \text{ A})$$

از معادلات بالا میتوان نتیجه گرفت که با افزایش طول ماسفت بهطور قابل توجهی میتوان نویز فلیکر را کاهش داد. همچنین جریان و ترارسانایی ترانزیستور نیز کاهش خواهد یافت. بهمنظور جبران کاهش جریان، عرض یا ولتاژ گیت-سورس را میتوان افزایش داد. افزایش عرض ترانزیستور با ایجاد خازن پارازیتی بزرگتر منجر به افت و تخریب پاسخ فرکانسی میشود. بنابراین بهترین روش برای کاهش نویز فلیکر ارجاعشده به ورودی بدون میرایی جریان در وارونگی ضعیف، افزایش ولتاژ گیت-سورس است. به این نکته در رابطه (۱۷) و (۱۸) توجه داشته باشید که با افزایش ولتاژ گیت-سورس، نویز فلیکر ارجاعشده به ورودی بیش تر میشود اما از آنجایی که افزایش طول اثر بیش تری نسبت به *Vgs* در نویز دارد، نویز بهطور مؤثر کاهش مییابد [۱۷].

#### ۴- نتایج شبیهسازی

هر سه تقویت کننده عملیاتی در نرمافزار Cadence با تکنولوژی ۱۸۰ نانومتر TSMC CMOS شبیهسازی شدهاند. در جدول ۱ ابعاد ترانزیستورها برحسب میکرومتر، ولتاژ بایاس برحسب ولت و مقاومتها برحسب مگااهم برای هر سه تقویت کننده IRFC RFC ،FC ارائه شده است.

ولتاژ تغذیه مدارها برابر ۱/۶ ولت است و بار خازن pF 20 می باشد. برخلاف ساختارهای رایج ارائه شده در مقالات، برای ساختار IRFC ولتاژهای بایاس به دلیل استفاده از ساختار خود کسکود حذف شده اند [۲۲–۲۹].

همان طور که پاسخ فرکانسی تقویت کننده در شکل ۶ نشان داده شده است، با استفاده از ابزار اندازه گیری Cadence بهطور دقیق در kHz 24/23 بهره DC برابر dB 09/42 بهنای باند kHz 24/23 رابر dB بهنای باند ۹۰/۱۴ درجه، در تقویت کننده RFC، بهره DC برابر dB بهنای باند ۱۵/83 و حاشیه فاز ۸۲/۵۱ درجه و در sthz 16/83 بهرای باند ۱۳۶۵ kHz و حاشیه فاز ۱۵/۵۱ درجه و در sthz 16/83 درجه محاسبه شده است.

جدول ۱: ابعاد ترانزیستورها، مقادیر بایاس و مقاومتها





شکل ۷ شبیهسازی توان نویز فلیکر ارجاع شده به ورودی را نشان میدهد، همان طور که در شکل مشاهده می شود نویز تقویت کننده IRFC نسبت به FC و RFC کاهش یافته است، که به تر تیب نویز ارجاع شده به ورودی در یک هر تز ۱/۷۶، ۴/۲۶ (μν//Hz) به دست آمده است.



شکل ۷: توان نویز فلیکر ارجاعشده به ورودی برحسب (V²/Hz)

برای بررسی مضاعف ساختار پیشنهادی و ارزیابی نسبی عملکرد آن در حالت عملی، جانمایی ساختار پیشنهادی بهصورت نشاندادهشده در شکل ۸ پیادهسازی شده و شبیهسازی بر اساس کد استخراجشده از جانمایی انجام گرفت.

نتایج شبیه سازی پساجانمایی برای ساختار کسکود بازیابی تاشده بهبودیافته (IRFC) در شکل ۹ ارائه شده است که مؤید عملکرد مناسب مدار پیشنهادی و هماهنگی قابل قبول با نتایج شبیه سازی به دست آمده می باشد. بهره DC، پهنای باند و حاشیه فاز به دست آمده از شبیه سازی پساجانمایی تقویت کننده کسکود بازیابی تاشده بهبودیافته (IRFC) به ترتیب برابر BD ۵۵، ۶۵/۴۲ kHz، ۶۵/۴۲ درجه می باشد.



شکل ۸: جانمایی تقویتکننده کسکود بازیابی تاشده بهبود یافته (IRFC)



در جدول ۲ مقادیر بهدست آمده از شبیه سازی تقویت کننده های FC، RFC و IRFC با یکدیگر مقایسه شده اند که نشان دهنده بهبود تقویت کننده RFC نسبت به تقویت کننده FC است و با افزایش حاشیه فاز و بهره DC در مدار IRFC مدار پیشنهادی بهبود مضاعفی نسبت به دو ساختار قبل یافته است. در این جدول همچنین نتایج شبیه سازی پساجانمایی IRFC نیز ارائه شده است. همچنین این کار با مراجع مشابه در جدول ۳ مقایسه شده است.

IRFC (جانمایی)	IRFC	RFC	FC	[\\]	[١٧]	[11]	مراجع/ پارامترها
۰ /۶	• /۶	• /۶	• /۶	• /۶	۰/۶	۱/۸	Supply (V)
• /Y۵	• /Y۵	• /Y	• /Y	۰/۳۶	٠/۴٨	۷۲۰	P <sub>diss</sub> (µW)
۲.	۲.	۲.	۲۰	١٢	١.	۲/۵	C-load (PF)
۰/۰۶۵	•/•99	۰/۰۸۳	•/•٢٣	•/• ٩٩	۰/۱۳۶	188	GBW (MHz)
۸۳/۵۳	۸۴/۱۲	۸۲/۵۱	۹۰/۱۴	۷۵/۶۲	88/8	۵۷/۱	Phase-Margin(°)
۵۶	۵۸/۹۲	۴۸/۲۷	41/• 9	87/47	۶۲/۵۷	۶۳/۴	DC Gain (dB)
8.184	۶۳/۲	۳۷/۳	14/02	۵٩/۱	198/8	٨٩/٢	Slew rate(V/ms)
١/٧٩	١/٧۶	۴/۲۶	۵/۵۳	۲/۸۹	۲/۵	۴/۵۹	Input Voltage Noise @ 1Hz $(\mu V/\sqrt{Hz})$
۴۳۷۰	477.	477.	477.	4.9.	577.	17	Area (µm) <sup>2</sup>
۱۵/۹	۱۷/۲	۶/۲	۴/۵۹	۱۳/۴	۶/۶	۲/۳	FoM: $[dB.kHz.pF^{\circ}]/[\mu W.(\mu V/\sqrt{Hz}).(\mu m)^{2}]$
۱۸۰	۱۸۰	۱۸۰	۱۸۰	۱۸۰	۱۸۰	۱۸۰	Technology (nm)

جدول ۳: مقایسه IRFC با سایر کارها

تاشده بهبودیافته (IRFC) ارائه شده است که مؤید عملکرد مناسب مدار

پیشنهادی میباشد. درنهایت ضریب شایستگی معرفیشده نشاندهنده

بهبود تقویت کننده ارائهشده نسبت به تقویت کنندههای مشابه است.

مراجع

- M. Alioto, "Understanding DC Behavior of Sub-threshold CMOS Logic through Closed-Form Analysis," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 57, no. 7, pp. 1597-1607, 2010.
- [2] L. H. C. Ferreira, T. C. Pimenta, and R. L. Moreno, "An Ultra-Low-Voltage Ultra-Low-Power CMOS Miller OTA with Rail-to-Rail Input/Output Swing," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 54, no. 10, pp. 843-847, 2007.
- [3] Z. Junlin, M. Cheng, and L. Forbes, "SPICE models for flicker noise in p-MOSFETs in the saturation region," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 20, no. 6, pp. 763-767, 2001.
- [4] X. Dingming, C. Mengzhang, and L. Forbes, "SPICE models for flicker noise in n-MOSFETs from sub-threshold to strong inversion," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 19, no. 11, pp. 1293-1303, 2000.
- [5] P. K. Chan, L. S. Ng, L. Siek, and K. T. Lau, "Designing CMOS folded-cascode operational amplifier with flicker noise minimization," *Microelectronics Journal*, vol. 32, no. 1, pp. 69-73, 2001.
- [6] R. S. Assaad and J. Silva-Martinez, "The Recycling Folded Cascode: A General Enhancement of the Folded Cascode Amplifier," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 9, pp. 2535-2542, 2009.
- [7] X. Zhao, H. Fang, and J. Xu, "A trans-conductance enhanced recycling structure for folded cascode amplifier," *Analog Integrated Circuits and Signal Processing*, vol. 72, no. 1,pp. 259-263, 2012.
- [8] Z. Yan, P.-I. Mak, and R. P. Martins, "Double recycling technique for folded-cascode OTA," *Analog Integrated Circuits and Signal Processing*, vol. 71, no. 1, pp. 137-141, 2012.
- [9] Z. Xiao, F. Huajun, and X. Jun, "DC gain enhancement method for recycling folded cascode amplifier in deep submicron CMOS technology," *IEICE electronics express*, vol. 8, no. 17, pp. 1450-1454, 2011.
- [10] M. M. Amourah and R. L. Geiger, "Gain and bandwidth boosting techniques for high-speed operational amplifiers," *The 2001 IEEE International Symposium on Circuits and Systems*, ISCAS 2001, pp. 232-235, vol. 1, 2001.
- [11] M.Akbari, and O. Hashemipour, "Design and analysis of folded cascode OTAs using Gm/Id methodology based on flicker noise reduction," *Analog Integrated Circuits and Signal Processing*, vol. 83, no. 3, pp. 343-352, 2015.
- [12] Z. Xiao, F. Huajun, and X. Jun, "Phase-margin enhancement technique for recycling folded cascode amplifier," *Analog Integrated Circuits and Signal Processing*, vol. 74, no. 2, pp. 479-483, 2012.

IRFC IRFC RFC FC پارامترها (جانمایی) • 18 • 18 ۰/۶ ۰/۶ Supply voltage (V) ·/Y۵ ·/Y۵ · / Y • /Y Pdiss (µW) ۲۰ ۲۰ ۲۰ ۲۰ Capacitive load (PF) 80/88 88/01 17/18 27/28 GBW (kHz) 17/23 14/17 17/01 9.114 Phase-Margin (°) ۵۶ ۵۸/۹۲ 48/28 47/09 DC Gain (dB) 8.184 83/22 ۳۷/۳۱ 14/01 Slew rate(V/ms) Input Voltage Noise ١/٧٩ 1/18 4/78 ۵/۵۳ @1Hz ( $\mu V/\sqrt{Hz}$ ) Input Voltage Noise ٣/٢ ٣/•٨ ۱۸/۱۵ ۳۰/۶۸ @1Hz (pV<sup>2</sup>/Hz) 477. 477. 477. Layout Area (µm)2 ۱۸۰ ۱۸۰ ۱۸۰ ۱۸۰ Technology (nm)

جدول ۲: مقادیر حاصل از شبیه سازی RFC ،FC و RFC

برای ضریب شایستگی<sup>۰</sup> از رابطه (۱۹) استفاده میکنیم. ضریب شایستگی بیشتر نشاندهنده تقویتکننده با عملکرد بهتر است.

$$FoM = \frac{DC \ Gain \times PM \times C_L}{P_{diss} \times Noise \times Area}$$
(19)

#### ۵- نتیجهگیری

در این مقاله از روش وارونگی ضعیف برای طراحی تقویت کننده عملیاتی CMOS ولتاژ کم-توان کم، برای تقویت کننده کسکود تاشده (FC)، تقویت کننده کسکود تاشده (FC) و تقویت کننده کسکود بازیابی تقدیت کننده کسکود بازیابی Taites و RFC) و تقویت کننده کسکود بازیابی RFC و IRFC و Taites به بهبود یافت (IRFC) استفاده شد و نتایج شبیه سازی RFC و DCL و Just و CCL حاصل ضرب بهره در پهنای باند و نویز آنها دارد. گرچه در مدار RFC الاحل اضافه شدن قطب، حاشیه فاز کمی افت کرد اما در مدار RFC افت حاصل ضرب بهره در پهنای باند و نویز آنها دارد. گرچه در مدار RFC الاحل الاحل اضافه شدن قطب، حاشیه فاز کمی افت کرد اما در مدار RFC مضاعف ساختار پیشنهادی و ارزیابی نسبی عملکرد آن در حالت عملی، مضاعف ساختار پیشنهادی پیاده سازی شده و شبیه سازی بر اساس آن انجام گرفت. نتایج شبیه سازی پساجانمایی برای ساختار کسکود بازیابی

- [22] M. Yavari and T. Moosazadeh, "A single-stage operational amplifier with enhanced transconductance and slew rate for switchedcapacitor circuits," *Analog Integrated Circuits and Signal Processing*, vol. 79, no. 3, pp. 589-598, 2014.
- [23] H. Mirzaie, H. Khameh and H. Shamsi, "A new two-stage Op-Amp using gate-driven, and positive feedback techniques," *17th IEEE International Conference on Electronics, Circuits, and Systems* (*ICECS*), pp. 1140-1143. IEEE, 2010.
- [24] H. Khameh and H. Shamsi, "On the design of a low-voltage twostage OTA using bulk-driven and positive feedback techniques," *International Journal of Electronics*, vol. 99, no. 9, pp. 1309-1315, 2012.
- [25] S. Farahmand and H. Shamsi, "Positive feedback technique for DCgain enhancement of folded cascode Op-Amps," *IEEE 10th International Conference in New Circuits and Systems (NEWCAS)*, pp. 261-264, 2012.
- [26] S. M. Anisheh and H. Shamsi, "Two-stage class-AB OTA with enhanced DC gain and slew rate," *International Journal of Electronics Letters*, pp. 1-11, 2016.
- [27] M. Yavari and O. Shoaei, "Very low-voltage, low-power and fastsettling OTA for switched-capacitor applications," *The 14th International Conference on Microelectronics*, pp. 10-13. IEEE, 2002.
- [28] A. Dadashi, S. Sadrafshari, K. Hadidi and A. Khoei, "An enhanced folded cascode Op-Amp using positive feedback and bulk amplification in 0.35 μm CMOS process," *Analog Integrated Circuits and Signal Processing*, vol. 67, no. 2, pp. 213-222, 2011.
- [29] A. Dadashi, S. Sadrafshari, K. Hadidi and A. Khoei, "Fast-settling CMOS Op-Amp with improved DC-gain," *Analog Integrated Circuits and Signal Processing*, vol. 70, no. 3, pp. 283-292, 2012.

- [13] S. Vij, A. Gupta, and A. Mittal, "An operational amplifier with recycling folded cascode topology and adaptive biasing," *International Journal of VLSI design and Communication Systems*, vol. 5, no. 4, pp. 33-46, 2014.
- [14] Z. Yan, P. I. Mak, R. P. Martins, "Double recycling technique for folded-cascode OTA," *Analog Integrated Circuits and Signal Processing*, vol. 71, no. 1, pp. 137-141, 2012.
- [15] S. Sharma, P. Kaur and T. Singh, "Design and analysis of gain boosted recycling folded cascode OTA," *International Journal of Computer Applications*, vol. 76, no. 7, pp. 8-13, 2013.
- [16] L. Yilei, H. Kefeng, Y. Na, T. Xi and M. Hao, "Analysis and implementation of an improved recycling folded cascode amplifier," *Journal of Semiconductors*, vol. 33, no. 2, pp. 025002, 2012.
- [17] M. Akbari, S. Biabanifard and O. Hashemipour, "Design of ultra-low power CMOS amplifiers based on flicker noise reduction," *IEEE* 22<sup>nd</sup> Iranian Conference in Electrical Engineering, pp. 403-406, 2014.
- [18] M. Akbari, S. Biabanifard and Sh. Asadi, "Input referred noise reduction technique for trans-conductance amplifiers," *Electrical and Computer Engineering: An International Journal (ECIJ)*, vol. 4, no. 4, pp. 11-22, 2015.
- [19] T. Voo and C. Toumazou, "High-speed current mirror resistive compensation technique," *Electronics Letters*, vol. 31, no. 4, pp. 248-250, 1995.
- [20] S.J. Azhari, K. Monfaredi, H. F. Baghtash, "A novel ultralow power high performance atto-ampere CMOS current mirror with enhanced bandwidth," *Journal of Electronic Science and Technology*, vol. 8, no. 3, pp. 251-256, 2010.
- [21] M. Akbari, M. Nazari, L. Sharifi and O. Hashemipour, "Improving power efficiency of a two-stage operational amplifier for biomedical applications," *Analog Integrated Circuits and Signal Processing*, vol. 84, no. 2, pp. 173-183, 2015.

زيرنويسها

- <sup>\*</sup> Carrier Mobility
- V Slew Rate
- ^ Self Cascode
- <sup>\</sup> Figure of Merit

- ' Operational Trans-Conductance Amplifier
- <sup>Y</sup> Folded Cascode
- <sup>\*</sup> Recycling Folded Cascode
- \* Improved Recycling Folded Cascode
- <sup>a</sup> Sub-Threshold