## مبدل زمان به دیجیتال رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چندمسیره

اکرم امیری'، دانشجوی کارشناسی ارشد، سیروس طوفان'، استادیار

و۲ - دانشکده مهندسی برق و کامپیوتر - دانشگاه زنجان - زنجان - ایران Email: amiri\_akram@znu.ac.ir, s.toofan@znu.ac.ir

چکیده: در این مقاله طراحی یک مبدل زمان به دیجیتال ۱۲ بیتی رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چندمسیره (-Multi Path Gated Ring Oscillator) در تکنولوژی ۱۳۰۸m-CMOS بیان شده است. برای افزایش رزولوشن دو مسیر گیت با رزولوشنهای متفاوت، رزولوشن درشت و رزولوشن ریز، بهصورت ساختار ورنیر استفاده شده است. تأخیر گیت هر مسیر تعیین کننده رزولوشن آن مسیر و به دلیل به کار بردن آنها در ساختار ورنیر، اختلاف تأخیر گیتهای دو مسیر بیانگر مقدار رزولوشن مؤثر است. نتایج شبیهسازی مبدل زمان به دیجیتال، TDC، طراحی شده در سطح مداری نشان میدهند که این TDC دارای رزولوشن درشت ۱۹۶۶، رزولوشن ریز APS، رزولوشن مؤثر SPS و رنج دینامیکی Ans است. مقادیر LNL و LNL آن به ترتیب برابر SLSB، و TLSP است. همچنین متوسط توان مصرفی آن با ولتاژ تغذیه ۱/۲۷ در فرکانس مرجع ۵۰۰MHz برابر ۴/۵۳W است.

واژه های کلیدی: مبدل زمان به دیجیتال، GRO TDC، سالت مبدل زمان به دیجیتال، ADPLL ،multi path GRO TDC.

### High Resolution- Low Power TDC based on Multi-path Gated Ring Oscillator

A. Amiri, Msc. Student<sup>1</sup>, S. Toofan, Assistant Professor<sup>2</sup>

1-2 Faculty of Electrical and Computer Engineering, University of Zanjan, Zanjan, Iran. Email: amiri\_akram@znu.ac.ir, s.toofan@znu.ac.ir

**Abstract:** This paper presents the design of a high resolution- low power 12-Bit Time-to-Digital Converter (TDC) based on Multi Path Gated Ring Oscillator (M-path GRO) in 130nm CMOS-TSMC technology. Using 2 M-path GRO with different resolutions, coarse and fine resolutions, in Vernier structure enhances the effective resolution of the TDC. The designed M-path GRO TDC realized in 130nm CMOS-TSMC technology at circuit level. Simulation results show that the coarse, fine and effective resolutions of this TDC are 10PS, 8PS, 2PS respectively, and it has 8nS dynamic range. In addition, the DNL and INL of this TDC are 0.6LSB and 2LSB. The power consumption of designed TDC is 4.5mw with 1.2V power supply at 50MSPS.

Keywords: Time to digital converter (TDC), gate ring oscillator TDC, multi path GRO TDC, ADPLL.

تاریخ ارسال مقاله: ۱۹۹۴/۰۴/۱۶ تاریخ اصلاح مقاله: ۱۹۴/۰۷/۱۴ تاریخ پذیرش مقاله: ۱۲۹۴/۱۱/۲۱ نام نویسنده مسئول: سیروس طوفان نشانی نویسنده مسئول: ایران – زنجان – کیلومتر ۵ جاده تبریز - دانشگاه زنجان - دانشکده مهندسی برق و کامپیوتر

### ۱ – مقدمه

در برخی از کاربردهای مخابراتی جهت ایجاد فرکانس حامل یا فرکانس اسیلاتور محلی از حلقه قفل فاز (PLL) استفاده می شود. در سالهای اخیر با توجه به روند روزافزون جایگزینی مدارهای دیجیتال بهجای مدارهای آنالوگ، حلقه قفل فاز تمام دیجیتال (ADPLL) مورد توجه بسیاری از طراحان قرار گرفته است. در ADPLL بهجای آشکارساز فاز- فركانس از مبدل زمان به ديجيتال (TDC) استفاده مي شود. لذا TDCها یکی از بخشهای مهم ADPLLها هستند. در ADPLL جهت قفل سریع حلقه از TDCهای سریع و برای کاهش نویز فاز یا جیتر از TDCهای دقت بالا استفاده می شود [۱]. به کار بردن TDCهای سرعتیایین در ADPLLها باعث کاهش پهنای باند حلقه آنها می گردد. از طرفی با رفتن به سمت مدارهای دیجیتال و با کوچکتر شدن تکنولوژی پردازش ولتاژ و جریان سخت و زمانبر می گردد. لذا بهجای پردازش ولتاژ به سراغ پردازش زمان میروند [۲]. بدین خاطر امروزه در ADCهای تکشیبه از مبدل زمان به دیجیتال (TDC) استفاده می شود [۳]. TDCها عملکردی مشابه مبدل های آنالوگ به دیجیتال (ADC) دارند با این تفاوت که در TDC بهجای دیجیتالی کردن جریان یا ولتاژ، فاصله زمانی بین لبههای بالارونده دو سیگنال به کد دیجیتال تبدیل می شود [۴]. ساختارهای زیادی برای TDC از جمله ,[A] MASH  $\Delta \Sigma$  TDC ,[Y  $_{9}$   $\gamma$ ] Pipeline TDC ,[ $\Delta$ ] Flash TDC Multi path GRO [١٠] GRO TDC ،[٩] Pulse Shirink TDC TDC [ ۱۱ و ۱۲] وجود دارد. Flash TDCها دارای سرعت بالا و دقت کمتری هستند. Pipeline TDCها، به خصوص آنهایی که دارای تقویت کننده زمانی است، دارای سرعت پایین و دقت زیادی هستند. بهعبارتی در TDCها نیز مصالحهای بین دقت و سرعت وجود دارد. در سال های اخیر ساختار Multi path GRO TDC به دلیل سرعت و دقت بالای تبدیل مورد توجه بسیاری از طراحان قرار گرفته است. در [۷] ساختار یک TDC دومرحلهای ارائه شده است. این ساختار هرچند دقت خوبی دارد اما دارای محدوده اندازه گیری کمتری است. همچنین جهت رسیدن به رزولوشن بالا از تقویت کننده زمان استفاده کرده است. بهطوری که این تقویت کننده سرعت پاسخدهی TDC را کندتر می کند. در [۱۲] ما طراحی یک Multi Path GRO TDC را ارائه دادیم. در این کار با کاهش تعداد طبقات اینورترهای GRO، جهت بهبود توان مصرفی و همچنین با بهبود بقیه قسمتها یک Multi Path GRO TDC دیگری در تکنولوژی 130nm-TSMC با رزولوشن بهتر و با تعداد بیتهای بیشتر طراحی شده است. این مقاله دارای پنج بخش است که در بخش دوم نحوه عملکرد GRO TDC تکمسیره و چندمسیره و در بخش سوم طراحی Multi GRO TDC بیان می شوند. در بخش چهارم به نتایج شبیهسازی و در بخش پنجم به نتیجه گیری مقاله پرداخته می شود.

### GRO TDC عملكرد

(1)

(٢)

۲–۱– عملکرد TDC های مبتنی بر اسیلاتور حلقوی تکمسیره در این روش مطابق شکل ۱ از یک اسیلاتور حلقوی کنترل شونده برای اندازه گیری فاصله زمانی بین لبههای دو سیگنال استفاده می شود. عملکرد مدار بدین صورت است که با آمدن لبه بالارونده سیگنال ref شمارنده شروع به شمارش خروجی اسیلاتور حلقوی می کند و زمانی که لبه بالارونده سیگنال div وارد بلوک منطقی شد، شمارنده شمارش خود را متوقف می کند و مقدار خود را به ثبات می فرستد. نهایتاً جمله دیجیتالی در خروجی ظاهر می گردد [۱۳]. ازآنجایی که زمان شروع شمارش سیگنال اسیلاتور حلقوی با سیگنال ref سنکرون نیست و شمارش سیگنال اسیلاتور حلقوی با سیگنال ref سنکرون نیست و شمارش سیگنال اسیلاتور رطاقی با سیگنال توقف دقیقاً در محل صفر شدن سیگنال اسیلاتور رخ نمی دهد. لذا شمارش در ابتدا و انتهای هر اندازه گیری مطابق شکل ۱ با خطاهایی همراه است. در DTها این اندازه گیری می گردد. مقدار خطای کوانتیزاسیون در شمارش بام با اندازه گیری می گردد. مقدار خطای کوانتیزاسیون در شمارش بام با رابطه ۱ بیان می گردد. [۱۳].

### $T_{error} = T_{stop}[k] - T_{start}[k]$

همان طوری که بیان شد خطای کوانتیزاسیون به دلیل اندازه گیری ناقص پریودهای اول و آخر رخ می دهد. لذا هر چه دوره نوسان اسیلاتور کم باشد مقدار این خطا نیز کمتر می شود. بنابراین در طراحی تا حدی که می توانیم مقدار دوره نوسان اسیلاتور را پایین می آوریم. دوره نوسان اسیلاتور حلقوی طبق رابطه (۲) که در آن ۲، ۸ و ۲۰ به ترتیب بیانگر دوره تناوب سیگنال خروجی اسیلاتور حلقوی، تعداد گیتها و تأخیر هر گیت هستند، تعیین می گردد. لذا برای کاهش دوره نوسان اسیلاتور حلقوی بایستی تأخیر گیتها را کاهش داد. نتایج شبیه سازی در این کار نشان دادند که حداقل تأخیر به دست آمده در تکنولوژی کار نشان دادند که حداقل تأخیر به دست آمده در تکنولوژی دوره تناوب اسیلاتور حلقوی تشکیل شده از سه گیت اینورتر هم تقریباً برابر ۱۵۰PS است.

### $T=2.N.T_q$



# TDC عملکرد TDCهای مبتنی بر اسیلاتور حلقوی چندمسیره (Multi Path GRO TDC)

تفاوت این نوع TDC با TDC قبلی در آن است که در روش تک مسیره ورودی هر طبقه تنها به خروجی طبقه قبلی آن متصل است؛ بنابراین تأخیر از یک حدی کمتر نمی شود. اما در روش چندمسیره مطابق شکل ۲ ورودی هر طبقه به ترکیبی از خروجی طبقات قبلی بستگی دارد. این سبب می شود تا هر طبقه از چندین نقطه کنترل گردد؛ و از اطلاعات آنها برای تصمیم گیری در زمان شروع تغییر وضعیت خود استفاده کند، لذا سریعتر تغییر وضعیت خود را شروع می کند. در کل به نظر می رسد که تأخیر عبوری کاهش یافته است. درنتیجه مقدار دوره نوسان اسیلاتور نیز کاهش می یابد. کاهش دوره نوسان نیز باعث کاهش خطای کوانتیزاسیون می گردد [۱۴ و ۱۵].



شکل ۲: اسیلاتور حلقوی چندمسیره [۱۱]

### ۳- طراحی Multi path GRO TDC

در این کار یک TDC به صورت چندمسیره طراحی شده است که دارای دو حلقه اسیلاتور کند و تند است. حاصل این TDC دستیابی به دو نوع رزولوشن متفاوت و درنهایت به دست آوردن اختلاف آنها به عنوان رزولوشن مؤثر TDC پیشنهادی است. در اسیلاتورها تعداد اینورترها بایستی یک عدد فرد باشد اما اگر این عدد، یک عدد اول انتخاب شود سبب بهبود سرعت و به تبع آن باعث کاهش دوره تناوب اسیلاتور حلقوی چندمسیره می گردد [۱۶ و ۱۷].



شماتیک TDC طراحی شده به صورت شکل ۳ است. مطابق دیاگرام فوق با آمدن لبه بالارونده سیگنال پیشرو اسیلاتور کند با دوره Tslow=2Ntqslow شروع به نوسان می کند و همزمان با آن شمارنده در شت تعداد نوسان های این اسیلاتور را می شمارد، وقتی لبه بالارونده سیگنال

پس فاز ظاهر شد اولاً اسیلاتور تند با دوره T<sub>fast</sub>=2Nt<sub>qfast</sub> نوسان خود را شروع می کند ثانیاً شمارش شمارنده درشت متوقف می شود. در این حالت عدد خروجی شمارنده درشت (N<sub>coarse</sub>) یک اندازه گیری نادقیق از بهبود اندازه گیری از یک حلقه تند نیز استفاده می کنیم که N<sub>fine</sub> مقدار بهبود اندازه گیری از یک حلقه تند نیز استفاده می کنیم که N<sub>fine</sub> مقدار شمارش شده شمارنده تند است که مقدار خطای شمارنده کند را نشان می دهد؛ اما از آنجایی که مقدار تأخیر T<sub>fast</sub> کمتر از waارنده کند را نشان زمانی بین لبه سیگنال اسیلاتور تند و کند رفته رفته با اختلاف تأخیر سیگنال کند می رسد. با رسیدن لبه سیگنال تند به لبه سیگنال کند شمارنده تند نیز متوقف می شود. شکل ۴ دیاگرام زمانی عملکرد TDC طراحی شده را نشان می دهد. تعداد نوسان های رخداده برای رسیدن سیگنال تند به سیگنال کند را می توان به صورت عبارت ۳ نوشت [۱۲].

(۳)

Tinput = Tcoarse + Tfine = Ncoarse Tslow +Nfine (Tslow – Tfine)



شکل ۴: دیاگرام زمانی عملکرد TDC طراحی شده

### ۳-۱- بلوک پیش منطقی (Pre-logic)

مدار این بلوک بهصورت شکل ۵ است، Arbiter موجود در این بلوک، مالتی پلکسرها را طوری تنظیم می کند که همواره سیگنال پیشفاز به حلقه کند و سیگنال پسفاز به حلقه تند اعمال شود. عملکرد مدار بدین صورت است که ورودی های start و stop پس از عبور از گیتهای بافر به Arbiter وارد شده و توسط آن بیت انتخاب گر مالتی پلکسرها ایجاد می گردد. انتخاب گر کنترل مالتی پلکسرها را به دست گرفته و از محاسبه اشتباه مقدار دیجیتالی زمان تبدیل شده جلوگیری می کند. با محاسبه اشتباه مقدار دیجیتالی زمان تبدیل شده جلوگیری می کند. با می آیند درصورتی که ترتیب سیگنال ها درست نباشد مالتی پلکسر جای دو سیگنال را تعویض می نماید. تأخیر ایجادشده توسط بافرها به اندازه ای است که سیگنال خروجی Arbiter، سیگنال انتخاب گر، قبل از سیگنال های ورودی به مالتی پلکسرها برسد تا مالتی پلکسرها درست سوئیچ کنند. ساختار مداری Arbiter مطابق شکل ۶ به صورت سوئیچ کنند. ساختار مداری (cross couple) است تا سرعت بالاتری داشته دیفرانسیلی و ضربدری (cross couple) است تا سرعت بالاتری داشته







### ۲-۳-بلوک Edge alignment

مدار این بلوک بهصورت شکل ۷ است و بدین جهت استفاده می شود که فعال سازهای ترانزیستوره ای NMOS و PMOS گیتهای اینورتر به کاررفته در اسیلاتور حلقوی چندمسیره در موقع راهاندازی از نظر زمانی عدم تطابقی نداشته باشند. به عبارتی سیگنال های ENp و ENn به طور همزمان ایجاد و اعمال گردند.



۳-۳- حلقه اسیلاتور کند و تند

همان طور که گفته شد سیگنالهای پیش فاز و پس فاز به ترتیب به عنوان فعال ساز حلقه های کند و تند عمل می کنند. حلقه های کند و تند هر یک مطابق شکل ۸ به صورت چندمسیره بسته شده اند. هر حلقه شامل ۱۷ طبقه گیت اینورتر با قابلیت کنترل چندمسیره است. تعداد این اینورترها بایستی یک عدد فرد باشد تا نوسان اتفاق بیقتد، همچنین اگر این عدد فرد، عدد اول نیز باشد، سبب تسریع در سرعت اسیلاتور و کاهش تأخیر می گردد. ساختار حلقه های تند و کند کاملاً مشابه هم است و فقط در اندازه ترانزیستورها کمی متفاوت هستند.



شکل ۸: مدار اسیلاتور حلقوی چندمسیره طراحی شده

### -۴-۳ بلوک ارزیابی منطقی (Evaluation logic)

شکل ۹ بلوک دیاگرام بخش ارزیابی منطقی را نشان میدهد. این بلوک شامل شمارنده درشت، شمارنده ریز، بانک ثبات و مدار Arbiter ارزیابی (Evaluation Arbiter) است. مدار Arbiter ارزیابی جهت تشخیص رسیدن لبه سیگنال کند به لبه سیگنال تند تأخیریافته به کار رفته است. این مدار Arbiter مطابق شکل ۱۰ شامل دو بخش است که یکی برای تشخیص لبههای بالارونده و دیگری برای تشخیص لبههای پایینرونده می باشند. سیگنال خروجی این مدار، stop bit، شمارنده ریز را کنترل می کند.

![](_page_3_Figure_14.jpeg)

![](_page_3_Figure_15.jpeg)

![](_page_3_Figure_16.jpeg)

همان طور که در شکل ۱۰ مشاهده می شود، سیگنال های خروجی اسیلاتورهای کند و تند وارد بلوکهای تشخیص دهنده لبه می شوند.

اگر مدار آشکارساز لبه تشخیص داد که لبهای آمده است، یک پالس پایین ونده ای تولید می کند. اگر سیگنال های اسیلاتورهای تند و کند هر دو در لبه پایینرونده بههم برسند، در این صورت در خروجی هر دو آشکارساز لبه منفی (negative edge detector) یک پالس پایین ونده توليد مى شود. اين دو پالس پايين رونده به گيت OR2 اعمال شده و صفر منطقی در خروجی آن تولید می کنند. خروجی OR2 به OR2 م اعمال شده و خروجی آن، stop bit2، را یک میکند، همچنین اگر سیگنالهای تند و کند در لبه بالارونده بههم برسند به همان ترتیبی که برای رسیدن دو سیگنال در لبه پایینرونده گفته شد خروجی arbiter1، یک می شود، لذا در صورت یک شدن هر یک از خروجی های arbiter1 و arbiter2 مقدار stop bit برابر یک منطقی می گردد. این بیت به شمارنده ریز اعمال شده و آن را متوقف می کند. ساختارهای arbiter1 و arbiter2 مثل هم و مطابق شکل ۱۱ میباشند. بانک ثبات مقدار شمارش شده شمارندهها را ثبت می کند و تا زمانی که مقدار جدید خروجی مبدل زمان به دیجیتال تولید نشده است، مقدار قبلی را نگه می دارد و با آمدن مقدار جدید، ریست شده و مقدار جدید در آن نوشته می شود. پایه ریست در arbiterها توسط سیگنالهای ورودی start و stopکنترل شده و در صورت صفر بودن هر دو ورودی مذکور، سیگنال ريست فعال مي گردد.

![](_page_4_Figure_3.jpeg)

شكل ۱۱: ساختار مدارى arbiter1 و arbiter2

۴- نتایج شبیهسازی

TDC موردنظر در تکنولوژی ۱۳۰۰nm-TSMC در سطح مداری طراحی و با نرمافزار CADENC شبیهسازی شد. نتایج شبیهسازی مبدل زمان به دیجیتال، TDC، طراحیشده نشان میدهند که این TDC دارای رزولوشن درشت INC، رزولوشن ریز APS، رزولوشن مؤثر YPS و رنج دینامیکی Ans است. مقادیر JNL و INL آن به ترتیب برابر JPLSB ۲LSB است. همچنین متوسط توان مصرفی آن با ولتاژ تغذیه ۱/۲۷ در فرکانس مرجع ۵۰MHz برابر ۴/۵mW است. در شکل ۱۲ دیاگرام فرکانس مرجع TDC پیشنهادی نشان داده شده است. مشاهده می شود که با زمانی TDC پیشنهادی نشان داده شده است. مشاهده می شود که با آمدن لبه بالارونده سیگنال پیش فاز اسیلاتور کند و با آمدن لبه که لبه سیگنال تند به لبه سیگنال کند رسید خروجی مدار Arbiter یک می گردد.

با اعمال جیتر ۲۰۱۵۶ و انجام تحلیل transient noise، مقادیر رزولوشنهای درشت، ریز و مؤثر به ترتیب برابر ۱۸PS، ۱۸P۶ و ۴P۶ میشوند. علت این تغییرات عدم استفاده از مدار کالیبراسیون است. برای بیان اثر آن، در شکل ۱۳ نمودارهای خطینگی در حالت بدون کالیبراسیون رسم شده است. همان طور که از نمودار خطینگی قابل مشاهده است مقادیر DNL و INL آن به ترتیب برابر ۱۸SB ۲LSB می باشند. به دلیل عدم استفاده از مدار کالیبراسیون مقدار INL نستا بالا است.

![](_page_4_Figure_8.jpeg)

### ۵- نتیجهگیری

در این کار یک Multi path GRO TDC با رنج دینامیکی ۸ns طراحی شده است که در آن برای افزایش رزولوشن از دو مسیر گیت با رزولوشنهای درشت و ریز استفاده شد. جدول ۱ مقایسه نتایج این کار را با کارهای انجامشده در این زمینه نشان میدهد. همان گونه که مشاهده میشود این کار به دلیل استفاده از دو مسیر گیت چندمسیره، رزولوشن بالاتری دارد. همچنین توان مصرفی آن نسبت به توان مصرفی دیگر کارها بهبود یافته است و دلیل آن کم کردن تعداد طبقات اینورتر است.

![](_page_4_Figure_11.jpeg)

- [8] Y. Cao, W. De Cock, M. Steyaert and P. Leroux, "1-1-1 mash time-to-digital converters with 6 PS resolution and third-order noise-shaping," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 9, pp. 2093-2106, 2012.
  [9] P. Chen, S. Liu and J. Wu, "A CMOS pulse-shrinking delay
- [9] P. Chen, S. Liu and J. Wu, "A CMOS pulse-shrinking delay element for time interval measurement," *IEEE Transactions* on *Circuits and Systems II*, vol. 47, no. 9, pp. 954-958, 2000.
- [10] C. M. Hsu, M. Z. Straayer and M. H. Perrott, "A low-noise wide-BW 3.6-GHz digital-fractional-N frequency synthesizer with a noise shaping time-to-digital converter and quantization noise cancellation," *IEEE Journal of Solid-State Circuits*, vol. 43, no. 12, pp. 2776-2786, 2008.
- [11] M. Z. Straayer and M. H. Perrott, "A Multi-Path Gated Ring Oscillator TDC With First-Order Noise Shaping," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 4, pp. 1089-1098, 2009.
- [12] M. Memarian, S. Toofan, "A High Res olution, Multi-Path Gated Ring Oscillator Based Vernier Time-to-Digital Converter," *IEEE Semiconductor Conference Dresden(SCD)*, pp. 1-4, 2011.
- [13] I. Nissinen, A. Mantyniemi and J.Kostamovaara, "A CMOS time-todigital converter based on a ring oscillator for a laser radar," *IEEE 29th European Solid-State Circuits Conference*, pp. 469-472, 2003.
- [14] S. Lee, B. Kim and K. Lee, "A novel high-speed ring oscillator for multiphase clock generation using negative skewed delay scheme," *IEEE Journal of Solid-State Circuits*, vol. 32, no. 2, pp. 289-291, 2009.
- [15] J. Chen, H. Yumei and H. Zhiliang, "A multi-path gated ring oscillator based time-to-digital converter in 65 nm CMOS technology," *Journal of Semiconductors*, vol. 34, no.3, pp. 1-5, 2013.
- [16] J. G. Maneatis and M. A. Horowitz, "Precise delay generation using coupled oscillators," *IEEE Journal of Solid-State Circuits*, vol. 28, no. 12, pp. 1273-1282, 1993.
- [17] A. Matsumoto, S. Sakiyama, Y. Tokunaga, T. Morie and S. Dosho, "A design method and developments of a low-power and high-resolution multiphase generation system," *IEEE Journal of Solid-State Circuits*, vol. 43, no. 4, pp. 831-843. 2008.

![](_page_5_Figure_12.jpeg)

شكل ۱۳: الف: نمودار DNL؛ ب: نمودار INL

جدول ۱: مقایسه TDC طراحی شده با کارهای دیگر

این کار	[٧]	[١۵]	[17]	[Y]	معماري
٢	۶	<4/17	۴	1/82	رزولوشن(PS)
۰/۶	-	-	<1	۰/٨	(LSB)DNL
١٢	11	٨	11	٩	تعدادبيت
٨	١٢	١	٨	٠/١	رنج دینامیکی (ns)
۴/۵	٢	1/77	18/0	٣	توان مصرفی (mW)
180	180	۶۵	۱۸۰	٩٠	تکنولوژی(nm)
۵۰	88/0	۵۰	4.	١٠	فركانس(MHz)

مراجع

- [1] R. B. Staszewski, D. Leipold, C.-M. Hung and P. T. Balsara, "TDC-based frequency synthesizer for wireless applications," *IEEE Radio Frequency Integrated Circuits* (*RFIC*) Symposium, pp. 215-218, 2004.
- [2] R. Staszewski, C.-M. Hung, K. Maggio, J. Wallberg, D. Leipold and P. Balsara, "All-digital phase-domain tx frequency synthesizer for bluetooth radios in 0.13um cmos," *IEEE Solid-State Circuits Conference (ISSCC)*, 2004.
- [3] S. Naraghi, M. Courcy and M. P. Flynn, "A 9-bit, 14 μW and 0.06 mm Pulse Position Modulation ADC in 90 nm Digital CMOS," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 9, pp. 1870-1880, 2010.
- [4] R. Staszewski, S. Vemulapalli, P. Vallur, J. Wallberg and P. Balsara, "1.3 V 20 PS time-to-digital converter for frequency synthesis in 90-nm CMOS," *IEEE Transactions* on Circuits and Systems II: Express Briefs, vol. 53, no. 3, pp. 220-224, 2006.
- [5] P. Chen, C. C. Chen, J. Chi, Zheng and Y. S. Shen, "A PVT Insensitive Vernier-Based Time-to-Digital Converter With Extended Input Range and High Accuracy," *IEEE Transactions on Nuclear Science*, vol. 54, no. 2, pp. 294-302, 2007.
- [6] C. S. Hwang, P. Chen and H. W. Tsao, "A high-precision time-to digital converter using a two-level conversion scheme," *IEEE Transactions on Nuclear Science*, vol. 51, no. 8, pp. 1349-1352, 2004.
- [7] M. Lee, A. A. Abidi, "A 9 b, 1.25 PS resolution coarse-fine timeto-digital converter in 90 nm CMOS that amplifies a time residue," *IEEE Journal of Solid-State Circuits*, vol. 43, no. 4, pp. 769-777, 2008.