# طراحی و شبیهسازی سوئیچ کم تلف SPDT در باند Ka برای جابجایی پرتو آرایههای مدولاسیون زمانی

محمدرضا امجدیان'، دانشجوی ارشد، محمد فخارزاده'، استادیار

mohammadreza.amjadian@ee.sharif.edu – دانشکده مهندسی برق – دانشکاه صنعتی شریف- تهران – ایران – fakharzadeh@sharif.edu ۲- دانشکده مهندسی برق – دانشگاه صنعتی شریف- تهران – ایران – ایران – ۲

چکیده: در سیستمهای آرایه مدولاسیون زمانی، از سوئیچ بهجای فازگردان استفاده می گردد که منجر به کاهش ابعاد، پیچیدگی، توان مصرفی و قیمت نهایی آرایه می شود. سوئیچ بهعنوان عنصر کنترلی برای وزندهی عنصرهای آرایه استفاده می شود. برای کاهش هزینه ساخت تا حد امکان ابعاد ترا شه فشرده شده و از فناوری ارزانقیمت ۱۸۰ CMOS نانومتر کارخانه TSMC، برای طراحی استفاده شده است. سوئیچ دارای تلفات Bb ۱۸۵۵ در فرکانس ۳۳ گیگاهرتز و ایزولاسیون بیشتر از Bb ۱۷ دارد. در مقایسه با سایر سوئیچهای طراحی شده است. سوئیچ دارای تلفات Bb حداقل تلفات و ابعاد را داراست. همچنین با تطبیق امپدانس منا سب، تمام باند Ka را پوشش می دهد. دیگر عنصر موردنیاز برای طراحی آرایه، یک تقسیم/ترکیبکننده توان با حداقل ابعاد است. چون آرایه موردنظر ۴ عنصر دارد، به یک مقسم توان یک به چهار نیاز است. مجموعه سوئیچها و مقسیم/ترکیبکننده توان با حداقل ابعاد است. چون آرایه موردنظر ۴ عنصر دارد، به یک مقسم توان یک به چهار نیاز است. مجموعه سوئیچها و مقسیم/ترکیبکننده توان با حداقل ابعاد است. چون آرایه موردنظر ۴ عنصر دارد، به یک مقسم توان یک به چهار نیاز است. مجموعه سوئیچها و مقسم توان تشکیل یک آرایه مدولا سیون زمانی می دهد. آرایه مجتمع طراحی شده به خوبی بازه فرکانسی ۲۰/۵ تا مرایم تو ش دهد و ابعاد آن ۷/۰ در ۱/۴۸ میلی مترمربع است. توان مصرفی آرایه مجتمع طراحی شده بود. برای صور است چراکه تمامی عنصرهای به کار برده شده هیچ توانی مصرف نمی کنند.

واژههای کلیدی: آرایه مدولاسیون زمانی، سوئیچ SPDT، باند CMOS 180، Ka نانومتر، سوئیچ کمتلف، تقسیم/ترکیبکننده توان فشرده، آرایه ۴بعدی.

# Design and Simulation of a Low Loss Ka-band SPDT Switch for Time Modulated Array Beam Steering

M.R. Amjadian, Master Student<sup>1</sup>, M. Fakharzadeh, Assistant Professor<sup>2</sup>

1- Faculty of Electrical Engineering, Sharif University of Technology, Tehran, Iran, Email: mohammadreza.amjadian@ee.sharif.edu
 2- Faculty of Electrical Engineering, Sharif University of Technology, Tehran, Iran, Email: fakharzadeh@sharif.edu

**Abstract:** In Time modulated arrays (TMAs), a switch is used instead of a phase shifter, which reduces the area, complexity, power consumption and the overal cost of the array. The TMA uses the switch as a control element for array weighting for the purpose of beam forming and beam steering. To lower the IC cost, the IC is designed to be as compact as small as possible. Moreover, the inexpensive CMOS 180 nm technology of TSMC is used for IC fabrication. The designed SPDT switch has 1.85 dB loss at 33 GHz, more than 17 dB isolation in Ka-band, and its area is 0.086 mm<sup>2</sup>. Compared to other switches designed in CMOS180 nm, this work has the lowest loss and area (up to now), and covers Ka-band completely. Another critical element of an array is a power combiner/divider with minimum area. Because this array has 4 elements, it needs a 4-way power divider. Four switches and power divider form a TMA IC, which covers 26.5 to 37.6 GHz with an area of 0.7 by 1.48 mm<sup>2</sup>. The power consumption of the array is zero since all the elements are passive and do not consume any power.

Keywords: Time modulated array(TMA), SPDT switch, Ka band, CMOS 180 nm, low loss switch, lumped power combiner/divider, compact array, 4-D array.

تاریخ ارسال مقاله: ۱۳۹۶/۰۶/۲۲ تاریخ اصلاح مقاله: ۱۳۹۶/۱۲/۲۲ تاریخ پذیرش مقاله: ۱۳۹۷/۰۳/۰۲ نام نویسنده مسئول: ایران – تهران-خیابان آزادی- دانشگاه صنعتی شریف- دانشکده مهندسی برق

#### ۱– مقدمه

رشد روزافزون سیستمهای بیسیم و افزایش سرعت انتقال اطلاعات باعث ایجاد نوآوری و به کارگیری فناوریهای نوین شده است که ازجمله آن میتوان به سیستمهای آرایه فازی مجتمع اشاره نمود. سیستمهای آرایه فازی قدمت طولانی دارند اما در سالیان اخیر بهدلیل رشد فناوری نیمههادی، امکان مجتمعسازی این نوع سیستمها ایجاد شده است. سیستمهای آرایه فازی دارای دو ویژگی بارز چرخش و شکلدهی پرتو هستند که این دو ویژگی، آنها را از سایر سیستمها متمایز میسازد. در سیستمهای آرایه فازی مرسوم، از فازگردانها جهت چرخش پرتو استفاده میشود. فازگردان عنصری غیرخطی و به فرآیند ساخت وابسته است، درنتیجه نیازمند روشهای کالیبراسیون است[۱، ۲]. از همینرو، همواره استفاده از ساختارهای جایگزین مورد توجه بوده است.

در این مقاله، به برر سی سیستم آرایه مدولا سیون زمانی پرداخته خواهد شد. تئوری مدولاسیون زمانی ابتدا در سال ۱۹۵۹ توسط شنکث و بیکمور ارائه شد[۳]. در آرایه مدولاسیون زمانی، از سوئیچ بهجای فازگردان استفاده میگردد. با پیشرفت فناوری ساخت نیمههادی و تولید سوئیچهای فرکانس بالا با سرعت کلیدزنی سریع، امکان بهرهبرداری از این نوع آرایه فراهم گردید. سوئیچ نسبت به یک فازگردان، ساختاری بهمراتب سادهتری دارد و قیمت و ابعاد آن نیز کمتر است و از همه مهمتر، میزان وابستگی آن به فرآیند ساخت کمتر (معیاری برای انتقال داده در فضای مشخصی از محیط) و بهره طیف (معیاری برای انتقال داده در فضای مشخصی از محیط) و بهره طیف رنرخ اطلاعاتی که میتواند در یک پهنایباند مشخص انتقال پیدا کند) را افزایش داد[۴]. شکل پرتو خروجی هر سیستم آرایه فازی توسط دامنه و فاز هر عنصر تعیین میشود. برای آرایه مدولاسیون زمانی، وزن پالس کنترلی یک سوئیچ در شکل ۱ بهنمایش در آمده است.

در آرایه مدولاسیون زمانی، وزن عنصرها بهصورت زمانی تعیین می گردد درحالی که در سیستمهای آرایه فازی مر سوم، وزندهی عنصرها صرفاً تو سط یک فاز گردان و تقویت کننده انجام می شود و مستقل از زمان است. همان طور که در شکل ۲ نشان داده شده است، بهجای آن که در پس هر آنتن یک فاز گردان باشد، از یک سوئیچ استفاده شده است.

در بخش ۲، به طراحی یک سوئیچ کمتلف SPDT برای باند Ka در فناوری ۱۸۰ CMOS نانومتر پرداخته میشود. در بخش ۳، طراحی یک مقسم توان فشرده ویلکینسون در فناوری مذکور بررسی می گردد و در بخش ۴، آرایه مدولا سیون زمانی تو سط سوئیچ و مقسم توان طراحی شـده و به بررسـی نتایج آن پرداخته میشـود. در بخش ۵ نیز موارد ذکرشده در مقاله نتیجه گیری می گردد.



شکل۲: ساختار یک سیستم مدولاسیون زمانی

#### ۲- طراحی سوئیچ

در این بخش، به طراحی یک سوئیچ SPDT در فناوری ارزان قیمت و مرسوم ۱۸۰ CMOS نانومتر پرداخته خواهد شد. فناوری ۱۸۰ CMOS نانومتر یک فناوری باسابقه با fr برابر با ۴۵ گیگاهرتز و fmax برابر با ۶۰ گیگاهرتز است. بهطورکلی فناوری CMOS برای کاربردهای مجتمع سازی دیجیتالی استفاده می شود و برای کاربردهای موج میلی متری، بیشتر از فناوری های BaAs ،BiCMOS و برای کاربردهایی با توان بالاتر از فناوری های CMOS استفاده می گردد. از آنجاکه CMOS دارای بازدهی ساخت بالاتری نسبت به دیگر فناوری های ذکر شده است، برای مجتمع نمودن قسمتهای RF و دیجیتال، از این فناوری استفاده می گردد و سایر فناوریها به دلیل بازدهی ساخت پایین، باید به صورت ماژول های جدا از هم با شند که سبب تطبیق امپدانسی نامناسب، ابعاد بزرگ تر و

رابطه (۱) [۵]، مقاو مت میان درین و سورس را در حالت روشنبودن ترانزیستور بیان میکند. در رابطه (۱)، Cox بیانگر خازن اکسید (مقدار ثابت فناوری) است و Vt ولتاژ آستانه ترانزیستور را نشان میدهد. هدف، کاهش مقاومت Ron است که با افزایش عرض ترانزیستور (W) کاهش طول ترانزیستور (L)، افزایش ولتاژ کنترلی ترانزیستور (۷<sub>8</sub>) و افزایش µ (قابلیت تحرک پذیری حامل بار) میتوان آن هدف رسید. در طراحیها، طول ترانزیستور را برابر حداقل طول ممکن قرار داده می شود (در این فناوری حداقل طول ۱۸۰ نانومتر است).

$$R_{on} = \frac{1}{\mu C_{ox} \frac{W}{L} (V_{gs} - V_t)} \tag{1}$$

چون μ ترانزی ستورهای nMOS بی شتر از pMOS ا ست، از ترانزی ستور nMOS استفاده می شود. با افزایش عرض ترانزیستور، Ron کاهش می یابد اما باید توجه داشت که مقدار خازنهای پیوندی نیز افزایش خواهد یافت که سبب افزایش جریان نشتی می گردد. این نشتی توان در ترانزی ستورهای سری منجر به افزایش تلفات، کاهش ایزولا سیون و

کاهش پهنای باند سوئیچ می گردد. در طراحی، بهینه سازی مقدار عرض ترانزیستورها ضروری است تا عوامل نامطلوب حداقل گردند [۵، ۶].

ساختار سری- موازی تلفیقی از دو ساختار سری و موازی است. در این ساختار از دو ترانزیستور سری جهت کاهش تلفات و از دو ترانزیستور موازی جهت افزایش ایزولاسیون استفاده شده است (شکل ۳). این ساختار از ویژگیهای هر دو ساختار سری و موازی بهره میبرد. نحوه کار این مدار بدینصورت است که ولتاژ کنترلی ترانزیستورهای سری و موازی در هر مسیر، مخالف یکدیگر میبا شند. ساختار سری-موازی بهدلیل توانایی ایجاد تعادل میان تلفات و ایزولاسیون بهعنوان ساختار موردنظر برای طراحی انتخاب میگردد[۷].



شکل۳: ساختار سوئیچ با استفاده از ترانزیستورهای سری-موازی

ایزولاسیون بهدلیل وجود خازن های پیو ندی و پارازیتیک در فرکانسهای بالاتر، کاهش مییابد. برای رفع این مشکل از یک سلف موازی با ترانزیستور استفاده می گردد که با خازنهای پارازیتیک و پیوندی موجود نوسان نموده و تا حد امکان تأثیر آنها را کم کند. برای جلوگیری از نشت سیگنال و نیز پیشگیری از شکست اکسید از یک مقاومت نسبتاً بزرگ (Rg) برای اعمال ولتاژ کنترلی به گیت ترانزیستور استفاده می گردد. زمانی که توان ورودی افزایش مییابد، ولتاژ درین-سورس بسیار منفی می گردد و درنتیجه دیود بین درین و بدنه رو شن شده و امپدانس ورودی ترانزیستور کاهش مییابد که منجر به ایجاد شناور، بدنه ترانزیستور از طریق یک مقاومت در حدود چند کیلواهم شناور، بدنه ترانزیستور از طریق یک مقاومت در حدود چند کیلواهم (Rg) به زمین متصل می گردد. زمانی هم که توان ورودی زیاد شود، شیناور، بدنه ترانزیستور از طریق یک مقاومت در حدود چند کیلواهم شده و امین متصل می گردد. زمانی هم که توان ورودی زیاد شود،

خروجی یکی از دهانههای سوئیچ SPDT توسط باندوایر به آنتن خارج از مدار مجتمع متصل شده و خروجی دیگر آن به صورت داخلی به بار ۵۰ اهم تطبیق میگردد (شکل ۴) تا برای حالتهای مختلف کلیدزنی، مشخصات آرایه نظیر پهنایباند، تلفات و ایزولاسیون کمترین مقدار تغییرات را داشته باشند. در مسیر تطبیق نیازی به تلفات کم نیست چراکه سیگنال از این مسیر به خارج از مدار مجتمع منتقل نمی شود و تنها در بار تطبیق تلف میگردد.



یکی از چالش این مقاله، محدودیت م ساحت نهایی برای ساخت ا ست که این ابعاد در ابتدا برابر با ۰/۲ در ۱/۵ میلی مترمربع تعیین شده ا ست. بهدلیل محدودیت ابعاد و با در نظر گرفتن این نکته که بی شترین مساحت در جانمایی را سلفها به خود اختصاص میدهند و برای ساختار سری-موازی ( ساختار مطلوب طراحی) نیاز به ۴ سلف ا ست، سلفها نقش بهسزایی در ابعاد کلی سوئیچ دارند.

#### ۲-۱- طراحی سلف

کم ترین مقدار اندو کتانس یک سلف در فناوری ۱۸۰ CMOS نانومتر با استفاده از سلف ind\_sym حاصل می شود که اندو کتانسی برابر با ۱۸۰ پیکوهانری دارد و ابعاد آن ۱۸۰ در ۱۸۰ میکرومتر مربع است، سلف مذکور در شکل ۵ نشان داده شده است[۹]. برای مدل کردن سلفها و تمامی خطوط سیگنال در فرکانسهای بالاتر از نرمافزارهای شبیه سازی الکترومغناطیسی به مانند HFSS، ADS و SONNET استفاده شده است.

همان طور که پیش تر ا شاره شد، اگر ابعاد سلف کاهش یابد، ابعاد کلی مدار مجتمع به میزان مح سو سی کاهش مییابد. برای این منظور، با استفاده از نرمافزار Spiral Assistant یک سلف با همان مقدار ۱۸۰ پیکوهانری اما با ابعاد کم تر طراحی شده است. ابعاد این سلف ( شکل ۵) در حدود ۹۰ در ۹۰ میکرومتر مربع است که در مقایسه با سلف فناوری، ابعاد آن یک-چهارم شده است.



شکل۵: سلف ۱۸۰ پیکوهانری؛ سمت راست: سلف فناوری، سمت چپ: سلف طراحی شده

برای مدلسازی سلف در فرکانسهای بالا، مدلهای فشرده مداری مختلفی ارائه شده است که در میان آنها میتوان به مدل [۱۰] اشاره نمود که تمامی سلفهای طراحی شده در این مقاله با مدار ساده شده این روش مدل خواهند شد. (شکل ۶)



شکل۷: مقایسه بین نتیجه شبیهسازی نرمافزار ADS و مدل فشرده شکل۶



شکل ۸: تغییرات پارامترهای پراکندگی سوئیچ با تغییرات عرض ترانزیستور سری در مسیر آنتن

L<sub>s</sub> و R<sub>s</sub> بهترتیب نشاندهنده مقدار اندوکتانس و مقاومت خط ایجادکننده سلف هستند و CS، ظرفیت خازنی میان خروجیهای سلف است[۱۱]. Cp شامل ظرفیت خازنی اکسید بین بستر و خط تشکیلدهنده سلف (Cox) و ظرفیت خازنی بستر (Csi) است. Rp نیز از تجمع حاملهای اکثریت بهدلیل میزان ناخالص سازی و مساحت سلف (Rsi) و مقاومت ناشی از جریانهای ادی (Rsub) تشکیل می شود[۱۱].

با توجه به مدار فشرده شکل ۶، ضریب کیفیت از رابطه (۲) حاصل می شود. رابطه (۲) از سه بخش تشکیل می شود. بخش اول، رابطهای است که ضریب کیفیت یک سلف ایدهآل را نشان میدهد. دو بخش دیگر بهترتیب بیانگر تلفات بستر و فاکتور خودنوسانی سلف است[۱۱]؛ ضریب کیفیت سلفهای طراحیشده حدود ۸ است.

$$Q = \frac{\omega L_s}{R_s} \frac{R_P}{R_P + \left[ \left( \frac{\omega L_s}{R_S} \right)^2 + 1 \right] R_S}$$

$$\left[ 1 - \frac{R_s^2}{L_s} (C_s + C_P) - \omega^2 L_s (C_s + C_P) \right]$$
(7)

شکل ۷ مقایسه بین نتیجه شبیهسازی نرمافزار ADS و مدل فشرده شکل ۶ را نشان میدهد. با توجه به مقادیر بهدست آمده، مدل فشرده به خوبی نتیجه شبیه سازی الکترومغناطیسی را دنبال می کند.

#### ۲-۲- ترانزیستورها

همان طور که پیشتر اشاره گردید، ساختار مطلوب مورداستفاده در این مقاله، ساختار سری-موازی است. در ادامه ابعاد هر ۴ ترانزیستور بررسی خواهد شد.

#### ۱–۲–۲– ترانزیستورهای سری

ابتدا ترانزیستورهای سری مورد برر سی قرار می گیرند. طبق رابطه(۱)، با افزایش عرض ترانزیستور (W) مقاومت حالت روشن آن کاهش می یابد و در نتیجه تلفات سوئیچ نیز کم می شود. اما با این وجود باید در نظر داشت که با افزایش عرض ترانزیستور، مقدار خازنهای پیوندی C<sub>jd</sub> و C<sub>js</sub> نیز افزایش مییابد که منجر به افزایش کوپلینگ به بستر و در نتیجه کاهش ایزولاسیون می گردد. همچنین یکی از مسیرهای سوئیچ به بار تطبیق داخلی ختم می شود که ایزولاسیون آن از تلفاتش اهمیت بی شتری دارد. م شخ صات مهمی که برای هر گونه تغییرات باید در نظر گرفته شود، عبارتند از: تلفات مسیر به سمت آنتن، ایزولاسیون دهانه ورودی از مسیر آنتن در حالتی که سوئیچ بر روی مسیر تطبیق است و تطبیق امپدانس در دوحالتی که سوئیچ بر مسیر آنتن یا مسیر تطبيق داخلی قرار دارد. شکل ۸ نتايج شبيهسازی يک سوئيچ را نشان میدهد که عرض ترانزی ستور سری در م سیر آنتن ۸ میکرومتر بوده و تعداد انگشــتهای آن از ۱۰ تا ۳۰ با گامهای ۴تایی تغییر میکند. با افزایش عرض مجموع، تلفات کاهش یافته و پارامتر تطبیق امیدانس در حالت بار تطبیق به فرکانسهای پایین تر منتقل شده است. بهنظر می رسد تعداد انگشت ۱۸، تعادل مناسبی را میان ۴ پارامتر تطبیق ورودی، تلفات و ایزولاسیون ایجاد میکند. هم چنین پهنای باند مناسب تری را برای باند Ka فراهم می کند.

اما ترانزیستور سری در مسیر بار تطبیق باید تا حد امکان کوچک باشد تا اثرات پارازیتیک آن کمتر بوده و مساحت کمتری را اشغال کند. بههمین خاطر عرض مجموع این ترانزیستور کمتر از عرض ترانزیستور سری در مسیر آنتن انتخاب میشود. شکل ۹ نتایج حاصل از شبیهسازی سوئیچ را در حالتی که عرض ترانزیستور سری در مسیر بار تطبیق ۴ میکرومتر است و تعداد انگشتان آن از ۴ تا ۱۰ میکرومتر با گامهای ۲تایی تغییر میکند را نشان میدهد. با افزایش عرض مجموع ترانزیستور، تلفات در مسیر آنتن کمتر شده و ایزولاسیون افزایش یافته است. تطبیق امپدانس در مسیر بار تطبیق، برای تعداد انگشتهای ۶ و ۸ مقدار منا سبتری دارد. از نتایج شبیه سازیها میتوان نتیجه گرفت که ۷ انگشت مقدار مناسبی برای این ترانزیستور است.



شکل ۹: تغییرات پارامترهای پراکندگی سوئیچ با تغییرات عرض ترانزیستور سری در مسیر بار تطبیق



شکل ۱۰: تغییرات پارامترهای پراکندگی سوئیچ با تغییرات عرض ترانزیستور موازی در مسیر آنتن

#### ۲-۲-۲ ترانزیستورهای موازی

طبق رابطه (۱)، هر چه ابعاد ترانزیستور موازی بیشتر شود، مقاومت آن کاهش مییابد که سبب می گردد سیگنال بیشتری در هر دو حالت روشن و خاموش از آن عبور کند و درنتیجه با افزایش ابعاد هر دو پارامتر تلفات و ایزولاسیون افزایش مییابند. برای ترانزیستور موازی در سمت آنتن، عرض ترانزیستور را برابر با ۴ میکرومتر قرار داده و تعداد انگشتان آن از ۵ تا ۲۰ با گامهای ۵تایی تغییر میکند. شکل ۱۰ نتیجه خروجی این شبیه سازی را نشان می دهد. تلفات و ایزولاسیون با افزایش عرض ترانزیستور افزایش خواهند یافت که اولی مطلوب نیست. پس مثل دو حالت قبل، عرض کلی به گونه ای انتخاب می گردد که تعادلی بین مطلوبات مسئله ایجاد کند که این مهم با تعداد انگشتان برابر با

برای آخرین ترانزیستور، عرض ترانزیستور برابر با ۴ میکرومتر در نظر گرفته می شود. چون این ترانزیستور در مسیر بار تطبیق قرار دارد، هر چه ابعاد آن کوچکتر باشد بهتر خواهد بود. برای شبیهسازی، تعداد انگشتها از ۱ تا ۱۰ با گامهای ۲تایی تغییر میکنند. شکل ۱۱ نتایج خروجی شبیهسازی را نشان میدهد. هر چه ابعاد این ترانزیستور بیشتر شود، تلفات بیشتر شده و تطبیق امپدانس در مسیر آنتن بهسمت فرکانسهای پایین تر جابجا می شود. تعداد انگ شت ۱ برای این م سئله مطلوب است چراکه در این حالت فرکانس مرکزی سوئیچ در حدود ۳۲ گیگاهر تز خواهد شد.



شکل ۱۱: تغییرات پارامترهای پراکندگی سوئیچ با تغییرات عرض ترانزیستور موازی در مسیر بار تطبیق



شکل ۱۲ مشخصات سلفها؛ سمت چپ: تطبیق امپدانس سلف، سمت راست: تلفات سلف (رنگ آبی: سلف ۲۴۰ و رنگ قرمز: سلف ۱۴۰ پیکوهانری)



شکل ۱۳: مشخصات سلفها؛ سمت چپ: تطبیق امپدانس سلف، سمت راست: تلفات سلف (رنگ آبی: سلف ۶۰۰ و رنگ قرمز: سلف ۶۵۰ پیکوهانری)

طول تمام ترانزیستورها برابر ۱۸۰ نانومتر است که حداقل طول برای فناوری ۱۸۰ CMOS نانومتر است و اگر طول ترانزیستور بیش از این مقدار باشد، فرکانس ft ترانزیستور کاهش مییابد.

#### ۲-۲- به کاربردن سلف موازی با ترانزیستور

در گام بعدی، مطابق شکل ۳، بر دو سر هر ترانزیستور سلفی قرار داده می شود تا با خازنهای پیوندی و پارازیتیک آن نوسان نموده و تأثیر آن ها را خنثی کند. برخلاف آنچه که در [۱۲] ذکر شده است، در فناوری ۱۸۰ CMOS نانومتر می توان سلفهای ۶ ضلعی طراحی نمود. برای مسیر آنتن، سلف ۱۴۰ پیکوهانری برای ترانزیستور سری و سلف برای مسیر آنتن، سلف ۱۴۰ پیکوهانری استفاده می گردد. شکل ۱۲ پارامترهای پراکندگی مربوط به مجموعه ترانزیستور و سلف موازی با آن را نشان می دهند.

همان طور که شکل ۱۳ نشان می دهد، هر دو ترانزیستور به همراه سلف متناظر شان، تطبیق امپدانسی مناسبی را ایجاد نمودهاند؛ اما شرایط تطبیق امپدانسی برای مسیر بار تطبیق متفاوت است. شکل ۱۳ نتایج شبیه سازی پارامترهای پراکندگی مجموعه سلف-ترانزیستور در این مسیر را نشان می دهد.

همان طور که از شــکل ۱۳ برمی آید، ترانزیســتور سـری تطبیق امپدانسی منا سبی دارد در حالی که تطبیق امپدانسی ترانزیستور موازی خوب نیست. علت عدم تطبیق امپدانس در ترانزیستور موازی، مسئلهای است که در ابتدا بیان شد، هدف از طراحی سوئیچ SPDT آن است که یکی از خروجیهای آن بهصـورت داخلی به بار ۵۰ اهم تطبیق گردد و دهانه دیگر توسط یک پد و سپس با استفاده از یک باندوایر در خارج از مدار مجتمع به یک آنتن متصل گردد.

تلفات نا شی از دهانه ای که به صورت داخلی تطبیق شده است در این مسئله در اولویت نیست بلکه تطبیق امپدانسی در هر دو مسیر و نیز کاهش تلفات در مسیر آنتن از اهمیت بیشتری برخوردار است. حالتی را در نظر بگیرید که سوئیچ در مسیر آنتن منتقل قرار دارد، مقداری از سیگنال به دهانه بار تطبیق نشت می کند و اگر سیگنال در این مسیر عدم تطبیق مشاهده کند، بازگشته و به دهانه آنتن می سد، سیگنالها در دهانه آنتن به صورت سازنده با یکدیگر جمع می گردند و گرفت که در حالت دیگر که سوئیچ به سمت بار تطبیق وصل است، مقداری از سیگنال به دلیل عدم تطبیق به دهانه آنتن نشت می کند و گرفت که در حالت دیگر که سوئیچ به سمت بار تطبیق وصل است، مقداری از سیگنال به دلیل عدم تطبیق به دهانه آنتن نشت می کند و مقداری از سیگنال به دلیل عدم تطبیق به دهانه آنتن نشت می کند و ومی در تایم در حالت دیگر که سوئیچ به سمت بار تطبیق وصل است، در نتیجه ایزولاسیون کاهش می یابد؛ اما در حالت دوم میزان عدم مقداری از حالت اول است چراکه در حالت اول ترانزیستور سری در مسیر بار تطبیق خاموش است و تطبیق امپدان سی منا سبی ندارد ولی در حالت دوم، این ترانزیستور روشن بوده و در حالت تطبیق است

#### ۴–۲– توانایی کنترل توان

پس از اتمام طراحی و جانمایی سوئیچ، نوبت به بررسی کنترل توان سوئیچ میرسد. مشخصهای که برای این منظور استفاده می شود، شبیه سازی نقطه فشردگی یک دسی بل است. شکل ۱۴ نتیجه شبیه سازی نقطه فشردگی در مسیر بار تطبیق و آنتن را نشان می دهد که به ترتیب برابر با ۱۳/۵ و ۱۶ دسی بل می با شند.

بر اساس نتایج شبیهسازی، مقدار ۱۳/۵ دسیبل بهعنوان نقطه فشردگی سوئیچ SPDT طراحی شده در نظر گرفته می شود. این مقدار باید در استفاده از آرایه جهت اعمال توان در ورودی آن درنظرگرفته شود تا آرایه اشباع نشود.



شکل ۱۴: شبیهسازی نقطه فشردگی در مسیر؛ الف. بار تطبیق، ب. آنتن

#### ۵-۲- شبیهسازی زمانی سوئیچ

یکی از مشخصات مهم سوئیچ، زمانهای بالا و پایین آمدن آن است که تا حد ممکن باید حداقل باشند. تا بدین جای کار تنها در مورد پارامترهای پراکندگی سوئیچ بحث شد، اما این پارامترها خصوصیت زمانی ندارند و از آنها نمیتوان برای تحلیل در حوزه زمان سود برد. راهحل این موضوع، استفاده از تغییر فاز خطوط استفادهشده و تبدیل آنها به حوزه زمان است. در رابطه (۳)، ZΔ معرف طول مسیری است که موج در آن اختلاففاز هٔΔ طی میکند، k عدد موج بوده و ۸ طول موج را نشان میدهد. با جایگذاری رابطه (۳) در رابطه (۴)، رابطه (۵) حاصل خواهد شد.

$$\Delta Z = \frac{\Delta \varphi}{k} = \frac{\lambda}{\sqrt{\varepsilon_r}} \frac{\Delta \varphi}{2\pi} \tag{(4)}$$

$$\Delta t = \frac{\Delta Z}{\frac{c}{\sqrt{b_{cr}}}} \tag{(f)}$$

$$\Delta t = \lambda \frac{\Delta \varphi}{2\pi c} \tag{(a)}$$

از آنجا که طول موج در فر کانس ۳۰ گیگاهر تز برابر یک سانتی متر و (کسرعت نور در خلاً) نیز مقداری برابر با ۲۰۰× ۳ متر بر ثانیه دارد، مقدار اختلاف زمانی میان ابتدا و انتهای یک خط در فر کانس ۳۰ گیگاهر تز از رابطه (۶) حاصل می گردد (برحسب فمتوثانیه). مقدار زمانی Δt با شبیه سازی الکترومغناطیسی اختلاف فاز دو سر تمامی خطوط به کاررفته در طراحی و جایگذاری در رابطه (۶) به دست می آید.

سپس، خطوط انتقال توسط یک عنصر تأخیر زمانی در شبیه سازیها جانشین می گردند. علاوهبر جایگذاری تأخیرهای زمانی، بهجای مدل پارامتر های پراکندگی سلف های طراحی، از مدار معادل فشرده سلفهای طراحی شده که در قسمت ۲–۱ به آنها اشاره شد، استفاده می گردد. با اعمال تغییرات مذکور، نتیجه شبیه سازی زمانی سوئیچ در شکل ۱۵ بهنمایش درآمده است.

(۶) (۶) زمان بالاآمدن برابر بازمانی که طول میکشد خروجی از ۱۰ تا ۹۰ درصد مقدار نهایی خود تغییر کند و زمان پایینآمدن نیز برابر با زمان تغییر خروجی از ۹۰ تا ۱۰ در صد مقدار نهایی تعریف میگردد. با توجه به تعاریف ارائهشده، زمان بالاآمدن برابر ۶۰۰ پیکوثانیه و زمان پایین آمدن ۶۶۰ پیکوثانیه است.

### ۲-۶- مقایسه با کارهای انجامشده

با توجه به مقادیر ذکرشده برای عنصرها در جدول ۱، نتیجه شبیه سازی پارامترهای پراکندگی این سوئیچ در شکل ۱۶ بهنمایش درآمده است. با توجه به نتایج شکل ۱۶، سوئیچ به خوبی باند Ka را با تلفات بازگشتی کمتر از ۱۷ د سیبل پو شش داده است. تلفات سوئیچ طراحی شده در فرکانس ۳۳ گیگاهرتز برابر ۱/۸۵ دسیبل بوده و در باند Ka تلفات آن کمتر از ۲/۲۵ د سیبل است. در باند Ka، ایزولا سیون مقداری بین ۱۷ تا ۲۵ دسیبل است.



شکل۱۵: نتیجه شبیهسازی زمانی سوئیچ با مقاومت گیت ۵ کیلواهم (قرمز: شکل موج خروجی، آبی: شکل موج سیگنال کنترلی)





جدول ۱: مقادیر عنصرهای سوئیچ

عنصر	مقدار			
M١	W= $\lambda u$ , nr= $\gamma \cdot$			
М۲	W=۴u, nr=۱・			
М٣	W=۴u, nr=Y			
М۴	W=۴u, nr=۱			
L١	۱۴۵ pH			
L۲	۲۴· рН			
L۳	۶۵· рН			
L۴	۶۰۰ pH			
Rg	ΔkΩ			
Rb	ΔkΩ			



شکل۱۷: جانمایی سوئیچ SPDT طراحی شده

در جدول ۲، خلاصهای از مقایسه نتایج سوئیچ طراحی شده با کارهای مشابه ذکر شده است. سوئیچ طراحی شده در این مقاله، در مقایسه با سایر سوئیچهای طراحی شده در فناوری ۱۸۰ CMOS نانومتر دارای کم ترین ابعاد و تلفات است. این سوئیچ با تطبیق امپدانسی خوبی توانسته است کل محدوده باند فرکانسی Ka را پوشش دهد. همان طور که در شکل ۱۷ مشاهده می شود، ابعاد سوئیچ طراحی شده برابر با ۲۷۰ در ۳۲۰ میکرومتر مربع است که بیشتر فضای مدار مجتمع طراحی شده را سلف ها اشغال کرده اند.

## ۳- طراحی مقسم توان

آرایه مدولا سیون زمانی موردنظر، دارای چهار م سیر خروجی ا ست که در هر مسیر یک سوئیچ SPDT قرار می گیرد که یکی از خروجیهای آن به یک بار تطبیق و خروجی دیگر به یک پد ختم می شود. توان ورودی توسط یک تقسیم کننده توان میان چهار مسیر تقسیم می گردد. از آنجاکه ۴ سوئیچ برای آرایه مدولا سیون زمانی موردا ستفاده قرار می گیرد، یک تقسیم/ترکیب کننده یک به چهار (چهار راهه) نیاز است. با توجه به شکل ۱۷، برای طراحی یک تقسیم کننده توان یک به چهار، مقدار N برابر ۴ قرار داده می شود. امپدانس مشخصه خط ۱۹ بهنمایش در آمده است.

فشرده است. بهطورکلی میتوان گفت که ساختارهای فشرده نسبت به ساختارهای گسترده مساحت کمتری را اشغال میکنند ولی پهنای اند

آنها کمتر از ساختارهای گسترده است که علت این امر استفاده از

عنصرهای فشرده است که در فرکانس مشخصی نوسان میکنند و پهنای

باند کمتری حول فرکانس مرکزی نوسان خود دارند. این مدار در شکل

 $\frac{\lambda}{4}$  برابر ۱۰۰ اهم است که معادل عرض خط ۱/۹ میکرومتر است که کمتر از یک سوم عرض خط ۲۰ اهم است و سبب می گردد که مقدار مقاومت خط افزایش یابد. به دلیل عرض خط بسیار کم (تلفات زیاد) و نیز طول خط  $\frac{\lambda}{4}$  که در فرکانس ۳۰ گیگاهرتز برابر ۱۶۰۰ میکرومتر (حداکثر طول مدار مجتمع موردنظر ۱۵۰۰ میکرومتر) است، نمی توان از یک تقسیم کننده توان گسترده یک به چهار استفاده نمود. راه حل مناسب برای کاهش ابعاد، یک تقسیم/ترکیب کننده توان ویلکینسون

(									
مرجع	فناورى	فرکانس کاری (GHz)	تلفات باز گشتی ورودی (dB)	تلفات (dB)	ايزولاسيون (dB)	P1dB (dBm)	ابعاد (میلیمترمربع)		
[٨]	CMOS 130 nm	40-79.0	<-14	۲/۲	۱۸	۲۳	۰/۰۶		
[17]	CMOS 180 nm	26-18	<-1.	۶ (در فرکانس ۲۴ گیگاهرتز)	74	71/0	•/۴١		
[14]	BiCMOS 180 nm	۳۰-۰	<-10	٣/۴	۲.	۲۳	۰/۰۴۶		
[16]	CMOS 180 nm	84-18	<-1.	۳/۶	١٢	۲۳/۶	٠/۴		
[18]	CMOS 180 nm	۵۰-۰		٣	۳۸	۱۹/۶	٠/١۴		
این مقاله	CMOS 180 nm	4 28/0	<_1γ	۱/۸۵	۱۹/۷	۱۳/۵	۰/۰ ۸۶		

جدول ۲ مقایسه نتایج سوئیچ طراحیشده با کارهای انجامشده مشابه (مقادیر تلفات، ایزولاسیون و P1dB در فرکانس ۳۰ گیگاهرتز گزارش شدهاند)

مسیر (معادل خط) را تعیین می کند. چون در ورودی یک تقسیم/ترکیب کننده توان N راهه، تعداد N خازن با ظرفیت C باهم موازی می شوند، در ورودی مقسم توان به میزان NC ظرفیت خازنی وجود دارد. روابط (Y) و (۸) مقادیر L و C را برای شکل ۱۹ بیان می کند[۱۹].

$$L = \frac{Z_T}{2\pi f}$$
(Y)  
$$C = \frac{1}{2\pi Z_T}$$
(A)

Z<sub>T</sub> در روابط (۷) و (۸) برابر امپدانس مشـخصـه خط اسـت که بهعنوانمثال، برای یک تقسـیم کننده توان یک بهدو و یک به چهار به ترتیب برابر ۷۰ (تقریباً) و ۱۰۰ اهم است.



شکل ۲۰: نتایج شبیهسازی مقسم/ترکیبکننده توان فشرده

در[۱۸]، یک تقسیم کننده توان فشرده یکبهچهار برای فرکانس مرکزی ۲۴ گیگاهرتز طراحی شده است. فرکانس مرکزی برای طراحی، برابر با





کل ۱۹: نفسیم/بر دیب دننده نوان ویلکینسون فشرده یکبهچهار[۱۸]

در ساختار شکل ۱۹، از یک شبکه  $\pi$  شکل به صورت C-L-C استفاده می گردد که امپدانس هر مسیر و نیز میزان تغییر فاز ۹۰ درجه در آن

۳۳ گیگاهرتز در نظر گرفته شده است. با توجه به فرکانس مرکزی، مقدار سلف برابر ۴۸۰ پیکوهانری و ظرفیت خازنها ۴۸ فمتوفاراد است. شکل ۲۰ نتایج شبیه سازی پارامترهای پراکندگی تقسیم/ترکیب کننده توان فشرده طراحی شده را نشان میدهد. جانمایی مقسم توان طراحی شده در لایه سیگنال (لایه فلزی شماره ۶) به صورت شکل ۲۱ است. ابعاد این جانمایی برابر ۲۷۰ در ۹۰۰ میکرومترمربع است. نتایج شبیه سازی مقسم توان طراحی شده بیان می کند که پهنای باند ۲۸/۸ تا ایزولاسیون بیشتر از ۲۲/۹ دسی بل و تلفات کمتر از ۱/۶ دسی.



شکل۲۱: جانمایی تقسیم/ترکیبکننده ویلکینسون فشرده طراحی شده

# ۴- شبیهسازی آرایه سوئیچ

شــکل ۲۲، جانمایی لایه فلزی شــماره شــش از مدار مجتمع آرایه مدولاسیون زمانی ۴ عنصری طراحی شده را نشان میدهد. شبیه سازی ها بر اساس شماره دهانههای شکل ۲۲ صورت گرفته است.



شکل ۲۲: جانمایی لایه فلزی شماره شش مدار مجتمع آرایه مدولاسیون زمانی ۴ عنصری طراحیشده

دهانه شــماره ۱، دهانه ورودی اســت و دهانههای ۲، ۴، ۶ و ۸، چهار دهانهای هسـتند که توسـط باندوایر به آنتنهای بیرون از مدار مجتمع وصـل می گردند. دهانههای ۳، ۵، ۷ و ۹ در داخل مدار مجتمع توسـط یک مقاومت ۵۰ اهمی تطبیق می گردند تا تلفات باز گشــتی در ورودی برای کلیدزنیهای مختلف تقریباً یکسان با شد. نتایج شبیه سازی آرایه در حالتی که سـه سـوئیچ بر مسـیر آنتن و سـوئیچ دیگر بر مسیر بار تطبیق قرار دارد، در شکل ۲۳ بهنمایش درآمده ا ست. برای حالتهای متفاوت کلیدزنی، پهنای باند ۲۶/۵ تا ۳۷/۶ گیگاهرتز با توان باز گشــتی ورودی کمتر از ۱۰ - دسی بل به خوبی پوشش داده می شود.



شکل ۲۳: نتایج شبیهسازی آرایه مدولاسیون زمانی در حالتی که سه سوئیچ بر مسیر آنتن و سوئیچ دیگر بر مسیر بار تطبیق قرار دارد

جانمایی مدار به گونهای طراحی شده است که کاملاً متقارن با شد و مسیرهای آنتن و بار تطبیق در سوئیچهای مختلف، تقریباً شرایط برابر را تجربه کنند. در دو طرف هر پد ورودی و خروجی دو پد زمین قرار دارد که اصطلاحاً به آن G-S-G گویند که سبب می گردد تا سیگنال ورودی در ابتدا شرایط موجبری هم صفحهای و سپس مایکروا ستریپ را تجربه کند و برای سیگنالهای خروجی عکس این اتفاق رخ می دهد. جانمایی نهایی در شکل ۲۴ بهنمایش درآمده است.



شکل۲۴: جانمایی نهایی مدار مجتمع آرایه مدولاسیون زمانی (ابعاد: ۳۷۰ در ۱۱۸۰ میکرومترمربع)

استفاده از پدهای G-S-G سبب می گردد تا کوپلینگ بین دهانههای مختلف خروجی به حدا قل برسد. ابعاد کلی مدار مجتمع آرا یه مدولاسیون زمانی با احتساب پدها و حلقه کلی دور آن، برابر ۱۴۸۰ در ۷۰۰ میکرومترمربع و بدون در نظر گرفتن پدها و حلقه، ۱۱۸۰ در م میکرومترمربع است.

# ۱-۴- توان مصرفی آرایه

از آنجاکه تمامی عنصرهای به کاررفته شده در آرایه از نوع غیرفعال می با شند، هم چنین ترانزی ستورهای ا ستفاده شده در سوئیچها از طریق ولتاژ گیت کنترل شده و هیچ جریانی مصرف نمی کنند، توان مصرفی آرایه طراحی شده برابر صفر است.

#### ۲-۴- مقایسه با کارهای انجامشده

با بررسے مقالات مختلف، تنها کار مذکور در [۱۹] را می توان به عنوان یک مدار مجتمع آرایه مدولا سیون زمانی تلقی کرد. بعضی از مقالات با استفاده از سوئیچ و مجموعه خطوط انتقال، سیستمهای آرایه فازی مجتمعي طراحي نمودهاند كه با سوئيچ نمودن ميان خطوط مختلف، شــکل پرتو خروجی را شــکلدهی میکنند، در این قبیل کار ها از مجموعه سوئيچ-خط انتقال بهعنوان فازگردان True Time Delay استفاده می گردد و نباید این طراحیها را بهعنوان سیستمهای آرایه مدولاسیون زمانی به حساب آورد. در جدول ۳، خلاصهای از نتایج [۱۹] و این کار ذکرشده است. در [۱۹] نیز هم چون این مقاله، از سوئیچهای SPDT استفاده شده است که یکی از مسیرهای خروجی آن به بار تطبیق ۵۰ اهمی و دیگری به آنتن می سد. جدول ۳ نشان می دهد که باوجود آن که فرکانس این کار بسیار بیشتر از [۱۵] است و فناوری قدیمی تری در این مقاله مورد استفاده قرار گرفته است، تلفات سوئیچ کمتر شده است. شاید در نگاه اول بهنظر بر سد که ایزولا سیون آرایه طراحیشــده در این طراحی کمتر اســت ولی باید توجه نمود که ایزولاسیون کل آرایه برای حالتهای کلیدزنیمختلف، بیشتر از ۲۲/۵ دسیبل است و هدف اصلی طراحی، کاهش تلفات بوده است. حداکثر مقدار تلفات خروجی در تمامی حالات کمتر از ۱۰/۵ د سیبل ا ست که ۶ دسیبل از آن مربوط به تقسیم توان ورودی به چهار قسمت مساوی اســت که با کســر آن می توان گفت که تلفات تمامی حالات کلیدزنی کمتر از ۴/۵ دسیبال است. همچنین ایزولاسیون در بدترین حالت مقداری بیش از ۲۱/۳ دسیبل دارد.

#### جدول ۳: مقایسه با کارهای انجامشده در طراحی سیستمهای آرایه

مرجع	فرکانس کاری (GHz)	تلفات بازگشتی ورودی (dB)	ايزولاسيون سوئيچ (dB)	تلفات سوئيچ (dB)	فناورى
[١٩]	DC-۶	<_1.	>4.	<۴	CMOS 130 nm
این کار	78/0- TV/8	<-10	>14	<7/70	CMOS 180 nm

برای طراحی یک آرایه مدولا سیون زمانی مجتمع ۴ عنصری، ابتدا یک

ســـوئيچ SPDT طراحی شــد که تلفات آن در باند Ka، کم تر از ۲/۲۵

د سیبل و ایزولا سیون آن بی شتر از ۱۷ د سیبل ا ست. همچنین این

سوئیچ کل باند فرکانسی Ka را با تلفات بازگشتی کمتر از ۱۷ - دسیبل

پوشــش میدهد. سـوئیچ طراحیشـده کمترین تلفات را در میان

سوئیچهای طراحی شده در فناوری ۱۸۰ CMOS نانومتر (تا به امروز)

لحاظ شده است. ابعاد سوئیچ طراحی شده کمتر از ۰/۰۸۶ میلی مترمربع

مدولاسيون زماني

شد. یکی از خروجیهای سوئیچ به بار ۵۰ اهمی در مدار مجتمع و دیگری تو سط پد و باندوایر به یک آنتن خارج از ترا شه ختم می شود. یکی از محدودیتهای اولیه برای طراحی آرایه، ابعاد حداکثری ۱/۵ در ۷/۰ میلی مترمربع با احتساب پدها است. ازآنجاکه آرایه دارای ۴ عنصر است و سیگنال ورودی باید میان عنصرها تقسیم گردد، به یک مقسم توان چهار راهه نیاز است. بهدلیل محدودیت ابعاد، از یک مقسم توان فشرده ویلیکنسون استفاده می گردد که بهدلیل استفاده از عنصرهای فشرده، نمیتواند کل باند Kd را پوشش دهد و تنها بازه فرکانسی ۲۸/۸ تا ۵/۳۳ گیگاهرتز را در برمی گیرد. حال با توجه به طراحی و شبیه سازی سوئیچ TT/۵ و مقسم توان فشرده، آرایه مدولاسیون زمانی چهار عنصری طراحی و شبیه سازی می گردد که به ازای حالتهای متفاوت دهد. ابعاد آرایه مجتمع ۲/۰ در ۲۶/۸ میلی مترمربع است که با هدف اولیه طراحی سازگار است.

#### مراجع

[1] P. Mousavi, M. Fakharzadeh, S.H. Jamali, K. Narimani, M. Hossu, H. Bolandhemmat, G. Rafi and S. Safavi-Naeini," A lowcost ultra low profile phased array system for mobile satellite reception using zero-knowledge beamforming algorithm", IEEE Transactions on Antennas and Propagation, vol.56, pp.3667-3679, Dec. 2008

[۲] حبيبی زهرا، کازرونی محسن، محسن ارمکی سيدحسين، « ارائه يک

روش کاربردی جهت کالیبراسیون آنتنهای آرایه فازی »، مجله

مهندسی برق دانشگاه تبریز، جلد ۴۵، شماره ۴، صفحه ۸۴–۷۹، ۱۳۹۴

- [3] H.E.Shanks, R. W. Bickmore, "Four-dimensional electromagnetic radiators", Canad. J. Phys., Vol. 37, pp. 263-275, Mar. 1959.
- [4] Rocca, Q. Zhu, E. Bekele, S. Yang and A. Massa, "4-D arrays as enabling technology for cognitive radio systems," IEEE Transaction Antennas Propagation, vol. 62, no.3, pp. 1102–1116, Mar. 2014.
- [5] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001
- [6] C. S. Kuo, H. C. Kuo, H. R. Chuang, C. Y Chen and T. H. Huang "A high-isolation 60GHz CMOS transmit/receive switch," in IEEE Radio Freq. Integr. Circuits Symp. Dig., pp. 1–4, Jun. 2011
- [7] M. C. Yeh, Z. M. Tsai, R. C. Liu, K. Y. Lin, Y. T. Chang, and H. Wang," Design and analysis for a miniature CMOS SPDT switch using body-floating tecgnique to improve power performance", Microwave Theory and Techniques, IEEE Transactions on, vol. 54, no. 1, pp. 31-39, 2006
- [8] B. W. Min and G.M. Rebeiz, "Ka-band low-loss and highisolation 0.13 um CMOS SPST/SPDT switches using high substrate resistance", in Proc. IEEE Radio Freq. Integr Circuit Symp., Honolulu, pp. 569–572, Jun.2007
- [9] "TSMC 0.18 um mixed signal 1P6M salicide 1.8V/3.3V RF SPICE Models"
- [10] O. Murphy, K. McCarthy, C. Delabie, A. Murphy and P. Murphy, "Design of multiple-metal stacked inductors incorporating an extended physical model", Microwave Theory and Techniques, IEEE Transactions on, vol. 53, no. 6, pp. 2063-2072, 2005
- [11] S. A. Sharabi, Extension of 0.18um standard CMOS technology operating range to the microwave and milimetre-wave regime, PhD thesis, University of Glasgow, 2015

[۱۲] جاویدان جواد، فاضل سپیده، « طراحی تقویت کننده توان دوبانده با

سوئیچ فعال در ۰/۹/۲/۴ GHz در پروسه ۳،۲۲۸ هال ۰/۱۸ »، مجله

مهندسی برق دانشگاه تبریز، جلد ۴۶، شماره ۴، صفحه ۹۴–۸۵، ۱۳۹۵

۵- نتیجهگیری

- [16] M. C. Yeh, Z. M. Tsai and H. Wang, "A miniature DC-to-50 GHz CMOS SPDT distributed switch", Gallium Arsenide and Other Semiconductor Application Symposium, Oct. 2005
- [17] D.M. Pozar, *Microwave Engineering*, Third Edition, John Wiley & Sons, 2005
- [18] J. G. Kim and G.M. Rebeiz, "Miniature Four-way and two-way 24 GHz Wilkinson power dividers in 0.13um CMOS", IEEE Microwave and Wireless Components Letters, vol. 17, no. 9, Sep. 2007
- [19] Z. Safarian, T. S. Chu and H. Hashemi, "A 0.13µm CMOS 4channel UWB timed array transmitter chipset with sub-200ps switches and all-digital timing circuitry", IEEE Radio Frequency Integrated Circuits Symposium, pp. 601-604, 2008
- [13] C. Y. Ou, C. Y. Hsu, H. R Lin and H. R. Chuang," a high-isolation high-linearity 24-GHz CMOS T/R switch in the 0.18um cmos process", Microwave Integrated Circuits Conference, 2009. EuMIC 2009. European, Sep. 2009
- [14] S. Mou, M. Kaixue, Y.K. Seng, B.K. Thangarasu and N. Mahalingam," A DC to 30GHz ultra-wideband cmos T/R switch", Semiconductor Conference Dresden (SCD), Sep. 2011
- [15] F. H. Huang and Y. M. Hsin, "Broadband complementary metaloxide semiconductor single-pole-double-throw switch with improved power handling capability using dual-gate metal-oxide semiconductor field-effect transistors", IET Microwaves, Antennas & Propagation, vol. 9, pp. 502-507, Apr. 2015