# طراحی تغییر دهنده فاز باند Ku نوع غیرفعال در تکنولوژی CMOS 0.18µm

امیر بشارتی راد <sup>۱</sup>، کارشناس ارشد؛ علی مدی <sup>۲</sup>، دانشیار

amir.besharati@ee.sharif.ir – دانشگاه شریف – تهران – ایران – مهندسی برق – دانشگاه شریف – تهران – ایران – medi@sharif.edu

چکیده: در این مقاله، یک شیفت دهنده فاز باند Ku برای استفاده در سیستم فرستنده-گیرنده مبتنی بر آرایه فازی در تکنولوژی CMOS و تلفات 0.18μm 0.18μm طراحی شده است. مشخصات طراحی برای این بلوک خطای مؤثر فاز 'کمتر از ۵۰/۲ در پهنای باند ۱۵/۳GHz تا ۱۸/۳GHz و تلفات کمتر از ۱۲dB برای شش بیت شیفتدهنده فاز است.برای پیادهسازی این شیفت دهنده فاز از ساختار متداول فیلتر بالاگذر-پایینگذر استفاده شده است. در شبیهسازی این بلوک از ابزار تحلیل الکترومغناطیسی نرمافزار ADS استفاده شده است. ساختار طراحی شده ساخته و اندازه گیری شده است. و انطباق خوبی بین نتایج اندازه گیری و ساخت وجود دارد.

واژههای کلیدی: شیفت دهنده فاز، باند فرکانسی Ku، خطای مؤثر فاز، پروسه CMOS 0.18um، شبیهسازی الکترومغناطیسی.

## Design of Ku-band Passive Phase shifter in 0.18µm CMOS Technology

A. Besharati Rad<sup>1</sup>, Master of Science; A. Medi<sup>2</sup>, Associate Professor

1- Faculty of Electrical and Computer Engineering, Sharif University of Technology, Tehran, Iran, Email:amir.besharati@ee.sharif.ir
 2- Faculty of Electrical and Computer Engineering, Sharif University of Technology, Tehran, Iran, Email: medi@sharif.edu

**Abstract:** This paper presents a 0.18um CMOS Ku-band 6-bit phase shifter for phased array transceiver applications. Design specifications of proposed phase shifter are less than 2.50 RMS phase error (less than half LSB) in 15.3 GHz to 18.3 GHz frequency band (16.8 GHz center frequency) and less than 12 dB insertion loss for phased array aplications. Phase shifter blocks are designed in high - pass and low - pass topology and ADS software has been used for conducting

electromagnetic simulations. Designed the high plass and row plass topology and right software has been accurate high conducting electromagnetic simulations. Designed phase shifter has been fabricated in 180nm TSMC process and measured. There is excellent matching between simulation and measured results.

Keywords: Phase shifter, Ku frequency band, Effective phase error, CMOS 0.18um process, Electromagnetic simulation.

تاریخ ارسال مقاله:۱۳۹۷/۰۷/۱۸ تاریخ اصلاح مقاله: ۱۳۹۷/۰۹/۲۹ و ۱۳۹۷/۱۰/۱۶ تاریخ پذیرش مقاله: ۱۳۹۸/۰۳/۲۹ نام نویسنده مسئول: علی مدی نشانی نویسنده مسئول: دانشکده مهندسی برق - دانشگاه شریف - تهران - ایران

#### ۱– مقدمه

سیستمهای آنتن آرایه فازی برای تبادل اطلاعات بهجای استفاده از یک آنتن در گیرنده و یک آنتن در فرستنده از چندین آنتن برای هریک بهره میبرند. این کار مزایای زیادی را به سیستم فرستنده گیرنـده میافزایـد. ازجمله مزایای سیستم آنتن آرایه فازی میتوان به امکان افزایش ظرفیت کانال، افزایش نسبت سیگنال به نویز، امکان چرخش پرتو بـدون نیاز بـه چرخش فیزیکی آنتن[۱] و جمع شدن فضایی توان خروجی فرستندهها اشاره کرد. این سیستمها علیرغم مزیتهایی که دارنـد دشواریهایی از قبیل افزایش هزینه و پیچیدگی طراحی، نیاز به کالیبراسیونِ سیستم و نیاز به پیاده سازی الگوریتمهای شکلدهیِ پرتو<sup>۲</sup> دارند. امروزه کاربردهای سیستم آنتن آرایه فازی بسیار افزایش یافتـه است. چند نمونـه از ایـن کاربردها، سیسـتمهای هواشناسـی، سیسـتمهای مراقبـت پـرواز و

سیستمهای فرستنده و گیرنده آرایه فازی دارای بخشهای مختلفی از قبیل تقویت کننده کم نویز[۲]، تقویت کننده توان و شیفت دهنده فاز هستند.در سیستمهای آنتن آرایه فازی بـرای شـکلدهی پرتـو آنـتن در جهت مطلوب باید فاز و بهره سیگنال ارسالی یا دریافتی از هر آنتن به صورت مجزا کنترل شود. با فرض حالت گیرندگی و این که همه آنتن ها ایزوتروپیک باشند و با توجه به شکل۱ اگر فاز سیگنال دریافتی آنتن شماره ۱ از جهت نشان داده شده در شکل مرجع فرض شود، فاز سیگنال دریافتی توسط آنتن ۲ به میزان اختلاف مدت زمان رسیدن سیگنال به آنتنهای ۱ و ۲ دچار تأخیر فاز خواهد شد. به همین ترتیب با فرض فاصله مساوی بین آنتنها اختلاف فاز یکسانی بین هر دو آنتن مجاور خواهد بود. حال اگر فاز سیگنال رسیده به هر آنتن توسط بلوک شیفت دهنده فاز، به میزان تأخیر فاز نسبت به سیگنال آنتن نخست و در خلاف جهت آن بچرخد، تمامی سیگنالها در بلوک ترکیبکننده توان همفاز جمع خواهند شد و بهاین ترتیب مجموعه آنتنها، سیگنال ورودی در این جهت خاص را دریافت خواهند کرد. در اصطلاح پرتو اصلی<sup>۳</sup> آرایه آنتنها در این جهت قرار گرفته است. علاوه بر این کار با انتخاب بهرهها و فازهای مختلف برای سیگنال هر آنتن میتوان سیگنالهای مطلوب را در جهتهای مختلف با ویژگیهای مورد نظر دریافت کرد. حتی می توان به مسئله انتخاب بهرهها و فازهای مختلف برای هر آنتن به صورت یک مسئله بهینهسازی با هدفهای مختلف نگاه کرد[۳]. بـرای مثـال، حالـت بهینه برای دریافت بیشینه توان، یا کم کردن پرتوهای کناری<sup>†</sup> و مسائل دیگری از این دست، با استفاده از رویکرد بهینهسازی در سیستم آنتن آرایه فازی قابل پیادهسازی هستند.

با توجه به آنچه گفته شد می توان تعریف کلی از یک شیفت دهنده فاز ایده آل را بیان کرد. شیفت دهنده فاز غیرفعال ایده آل، دو دهانه منطبق و بدون تلف در فرکانس کاری مورد نظر است که می تواند فاز سیگنال ورودی را نسبت به حالت مرجع خود به میزان مطلوب که توسط بخش کنترلی مشخص می شود، تغییر دهد. البته هیچیک از شیفت دهنده های فاز غیرفعال در عمل بی تلف نیستند. اما با پذیرش تلفات

آنچه که از شیفت دهنده فاز انتظار میرود، این است که در همه حالتهای شیفت فاز تلفات ثابت داشته باشد. بخش کنترلی یک شیفت دهنده فاز میتواند یک ولتاژ آنالوگ باشد که فاز را بهطور پیوسته کنترل کند[۴] و یا یک بخش دیجیتال که بهصورت گسسته و با گامهای مشخصی فاز را تغییر دهد[۵]. همچنین شیفت دهنده فاز نوع فعال علاوه بر تغییر فاز میتواند دارای بهره مثبت باشد. معیاری که کیفیت عملکرد تغییر فاز یک شیفت دهنده فاز دیجیتال را مشخص میکند نطای مؤثر فاز نام دارد. بهاینترتیب که مقدار خطای هر حالت از شیفت فاز نسبت به حالت مطلوب محاسبه میشود و درنهایت مقدار مؤثر خطابه تلفات یا بهره با تغییر فاز میتوان به نوع درجه دوم اهمیت است تغییرات شیفت دهنده فاز میتوان به نوع RTPS [۶، ۷] ، فیلتر بالاگذر –پایین گذر[۸]، JQ و نوع تأخیر زمانی اشاره کرد[۹].



شکل۱ ساختار آنتنها و شیفت دهندههای فاز یک سیستم آنتن آرایه فازی.

پیادهسازی سیستمهای فرستنده و گیرنده آرایه فازی به دلیل تعداد زیاد آنتنها در آرایه قیمت بالایی دارد. به همین دلیل لازم است از تکنولوژیهایی برای این کار استفاده شود که هم قابلیت اطمینان بالایی داشته باشند و هم ارزان باشند. به همین دلیل حتی با وجود کارایی بالاتر از بابت تلفات در تکنولوژیهایی مانند GaAs یا GaN همچنان تکنولوژی CMOS و بهویژه 180nm از انتخابهای ارزان، در دسترس و دارای مدل بالغ برای طراحان است.[۱۰–۱۳]

در این مقاله هدف پیادهسازی یک شیفت دهنده آنتن آرایه فازی در پهنای باند ۱۵/۳GHz تا ۱۸/۳GHz و تلفات کمتر از ۱۲dB برای شش بیت شیفتدهنده فاز است.

### ۲- پیادہسازی خط انتقال

برای اتصال بلوکهای شیفتدهنده فاز از خط انتقال مایکرواستریپ استفاده شده است. پیادهسازی خط انتقال مایکرواستریپ روی تراشه در شکل ۲ نشان داده شده است. همانطورکه در شکل ۲ مشاهده می شود از فلز لایه ۶ که دارای ضخامت بیشتری است، برای مسیر سیگنال و از فلزهای لایه ۱ و ۲ به صورت متصل شده به هم برای مسیر زمین استفاده شده است. انتخاب لایه ضخیم برای مسیر گذر سیگنال باعث کاهش

تلفات خط انتقال می شود. همچنین سطح مسیر زمین زیر خط انتقال سه برابر ضخامت فلز لایه ۶ انتخاب شده است. با استفاده از شبیه سازی الکترومغناطیسی عرض فلز لایه ۶ برای دستیابی به امپدانس مشخصه ۵۰۵ به میزان ۹μ۳ انتخاب شده است. نتایج شبیه سازی الکترومغناطیسی تلفات حدود ۰/۵dB به ازای هر ۱mm طول خط را نشان می دهند..



شکل۲ ساختار خط انتقال پیادهسازی شده روی تراشه

### ۳- ساختار پیادەسازی کلیدھای ترانزیستوری

با توجه به این که در تمامی انواع شیفتدهندههای فاز با کنترل دیجیتال، انتخاب دو حالت مسیر عبور سیگنال با استفاده از کلیدهای ترانزیستوری انجام می پذیرد، لازم است در ابتدا و پیش از شروع طراحی نگاهی به عملکرد کلیدهای ترانزیستوری داشت. آنچه که در حالت ایده آل از یک کلید انتظار می ود المان دو سری است که توسط یک پایه کنترلی بتواند بدون تأخير دو حالت مدار باز و اتصال كوتاه را محقق سازد. البته با توجه به این که در کاربرد مورد نظر فرکانس بخش کنترل دیجیتال بسیار پایین تر از بخش آنالوگ مدار است محدودیتی از بابت تـ أخیر روشـن و خاموش شدن کلید وجود ندارد. ولی تحقق دو حالت مدار باز و اتصال کوتاه به ترتیب برای داشتن تلفات اندک و کمینه کردن اثر بارگذاری بیتهای مجاور روی هر بیت شیفتدهنده فاز از اهمیت ویژهای برخوردار است. در شکل ۳ (الف) ساختار کلی یک ترانزیستور nmos-rf در پروسه CMOS 0.18µm قابل مشاهده است. با توجه به نمایش برش عرضی مشاهده می شود که دو عدد دیود به واسطه قرار گرفتن ناحیه -Deep N well در بین ناحیه P-well و P-substrate وجود دارند. جهت عملکرد صحيح ترانزيستور، ناحيه P-substrate به زمين مدار وصل مي شود و بالاترين ولتاژ موجود در مدار به ناحيه Deep N-well وصل مي شود. بایاس معکوس دیودهای موجود باعث ایجاد اثر خازنی بین دو سـر دیـود می شود. به این تر تیب در فرکانس کاری بخش آنالوگ، این خازن ها باعث بارگذاری و افت عملکرد کلیدها می شوند. خازن های پارازیتیک ترانزیستور nmos-rf در شکل ۳ (ب) نشان داده شده است. برای کاهش

اثر بارگذاری خازنهای ایجاد شده توسط دیودها و خازنهای Cbs، Cbs و Cg3 و Cg5 پایههای بدنه و گیت ترانزیستور به ترتیب توسط مقاومت κΩ γ ۲۰ به زمین و ولتاژ کنترلی وصل شدهاند. همچنین برای بهبود عملکرد سیگنال بزرگ کلیدهای ترانزیستوری، پایههای سورس و درین با مقاومت ۲۰ ۸ به بایاس ۱۰ ولت متصل شدهاند و بهاین ترتیب ولتاژ γ مملکرد سیگنال بزرگ کلیدهای ترانزیستوری، پایههای سورس و درین با مقاومت ۲۰ ۲۵ با مقاومت ۲۰ ۸ به بایاس ۱/۵ ولت متصل شدهاند و بهاین ترتیب ولتاژ ۳/۳ ولت برای روشن کردن کلید و صفر ولت برای خاموش کردن کلید استفاده میشوند. این کار باعث میشود تا ترانزیستور در حالت خاموش دارای ولتاژ گیت سورس منفی باشد و اعمال ولتاژ با دامنه بالا به سورس یا درین ترانزیستور بهراحتی باعث تغییر وضعیت خاموش به روشن کلید نشود. درنهایت با بایاس کردن و استفاده از مقاومتهای ۲۰ ۲ میتوان



شکل۳ الف) ساختار کلید ترانزیستوری nmos-rf روی تراشه، ب) مدل مداری به همراه خازنها و دیودهای پارازیتیک

(ب)

در شکل ۴ ضریب ازوا<sup>۵</sup> و تلفات کلید برحسب عرض گیت ترانزیستور و به ازای تعداد finger های مختلف از ۱ تا ۲۰، نمایش داده شده است. همان طورکه در نمودار قابل مشاهده است با بزرگتر شدن کلید تلفات و ضریب انزوا کمتر میشوند. درعین حال که کاهش تلفات مطلوب است اما کاهش ضریب انزوا باعث میشود که بخشی از سیگنال وارد مسیر ناخواسته شود و همچنین اثر کلیدزنی در بیتهای مجاور عملکرد بیت شیفتدهنده فاز را تحت تأثیر قرار دهد. درنتیجه انتظار می رود که برای کاهش تلفات نمیتوان سایز ترانزیستور را تا هراندازهای افزایش داد، ضمن این که نمودارهای شکل ۴ نشان میدهند افزایش سایز ترانزیستور بعد از یک حد خاص تغییر خاصی در تلفات ایجاد نمی کند. با این استدلالها و توجه به نمودار، انتظار می رود با انتخاب سایز ترانزیستور بعصورت ۱۸ > (N) enuble of finger برای کاول دار (W)

حد قابل قبولی به دست آورد و درنهایت اندکی تلفات را برای حالت روشن کلید پذیرفت. لازم به ذکر است برای ترانزیستورهایی که خازن پارازیتیک حالت خاموش آنها جذب مدار میشود نمیتوان با این نمودار به تحلیل مناسبی دست یافت و باید با رویکرد دیگری به بررسی آنها پرداخت.



شکل ۴ نمودارهای الف) ضریب انزوا، ب) تلفات کلیدهای ترانزیستوری برحسب عرض و تعداد finger

#### ۴- پیادہسازی بلوکھای شیفت فاز

ساختار مدار پیادهسازی بلوکهای شیفت دهنده فاز برای تمام بیتها بهصورت مدار بالا گذر و پایین گذر انتخاب شده است. بهصورتی که هر ساختار دارای دو حالت بالاگذر و پایین گذر است. حالت پایین گذر بهعنوان حالت مرجع و حالت بالاگذر بهعنوان حالت شیفت فاز انتخاب میشود. در هر یک از حالتهای مدار باید شرط تطبیق ورودی و خروجی رعایت شود. همچنین شرط اختلاف فاز S21 بین حالتهای بالاگذر و پایین گذر برابر با مقدار مطلوب پیادهسازی آن بیت و شرط صفر شدنِ پایین گذر برابر با مقدار مطلوب پیادهسازی آن بیت و شرط صفر شدنِ گروه صفر و داشتن اختلاف فاز مطلوب در پهنای باند بیشتر باید ارضا شوند. بهطور کلی برای طراحی و با توجه به قابلیتهای تکنولوژی و ویژگی ساختارهای مختلف شیفت دهندههای فازِ دیجیتالِ بالاگذر-پایین گذر (HLPF) بیتها به سه دسته تقسیم بندی شدهاند:

- بیتهای پر ارزش (۱۸۰<sup>o</sup> و ۹۰<sup>o</sup>)
- بیتهای میانی (° ۴۵ و ۲۲/۵۵ )
- بیتهای کم ارزش (۱۱/۰۲۵ و ۵/۰۶۲۵)

لازم است اشاره شود در تمام روابطی که در ادامه وجود دارند مقدار ωο =π۲ ×۱۶/۸Grad/s و ωο =π۲ است.

### ۴-۱- بیتهای پرارزش(۱۸۰ و ۹۰۰)

شماتیک ساختار معمول برای بیت ۱۸۰<sup>ο</sup> و ۹<sup>۰</sup><sup>ο</sup> در شکل ۵ نشان داده شده است. مسیر بالاگذر، شامل سلف L1 و خازنهای C1 و به صورت -T section است و مسیر پایین گذر، شامل سلفهای L2 و خازنهای C2 که به صورت دو طبقه r-section است. لازم به ذکر است که در مسیر پایین گذر می توان فقط با استفاده از یک طبقه محدد نیز بیت ۱۸۰<sup>ο</sup> را پیاده سازی کرد اما دو طبقه کردن این بخش باعث افزایش پهنای باند شیفت فاز می شود. به طور کلی هرچه مسیری که برای پیاده سازی فیلتر بالاگذر یا پایین گذر طراحی می شود از بخش های بیشتری تشکیل شود پهنای باند شیفت فاز بیشتری به دست می آید. اما



شکل ۵ ساختار پیادهسازی بلوکهای شیفت فاز ۱۸۰<sup>°</sup> و <sup>۹</sup>۹۰

برای انتخاب مسیر عبور سیگنال ورودی، دو سمت مدار کلیدهای ترانزیستوری SPDT قرار گرفتهاند. با صرفنظر از اثر پارازیتیک حالت روشن و خاموش کلیدهای SPDT برای محاسبه مقادیر المانهای مدار باید چهار شرط را در نظر گرفت تا مقدار چهار مجهول L2، C1 ، L1 و 22 به دست آید. در تحلیل این ساختارها از روش تحلیل زوج و فرد<sup>۷</sup> استفاده شده است. این چهار شرط عبارتند از:

$$\Gamma_{e,HPF} = \frac{1 - 2L_1 C_1 \omega^2 - Z_0 C_1 \omega j}{1 - 2L_1 C_1 \omega^2 + Z_0 C_1 \omega j}$$
(1)

$$\Gamma_{o,HPF} = \frac{1 - Z_0 C_1 \omega j}{1 + Z_0 C_1 \omega j}$$

$$S_{11HPF} = \frac{1}{2} [\Gamma_{e,HPF} + \Gamma_{o,HPF}] = 0$$
 (7)

درنتيج

$$C_1^2 Z_0^2 \omega^2 + 1 = 2L_1 C_1 \omega^2 \tag{7}$$

تطبیق برای مسیر پایین گذر،

پایین گذر مدار در شکل ۷ نمایش داده شده است. همانند طراحی برای بیتهای پر ارزش در این ساختار هم باید چهار شرط برقرار باشد: • تطبیق برای مسیر پایین گذر [۱۴]

$$\Gamma_{e,LPF} = \frac{(L_1 C_1 \omega^2 - 2)j - Z_0 C_1 \omega}{(L_1 C_1 \omega^2 - 2)j + Z_0 C_1 \omega}$$
(14)

$$\Gamma_{o,LPF} = \frac{L_1 \omega j - Z_0}{L_1 \omega j + Z_0} \tag{10}$$

$$S_{11LPF} = \frac{1}{2} [\Gamma_{e,LPF} + \Gamma_{o,LPF}] = \frac{1}{2} [\frac{-2L_1^2 C_1 \omega^3 + 4L_1 \omega - 2Z_0^2 C_1 \omega}{[[L_1 C_1 \omega^2 - 2]j + Z_0 C_1 \omega] . [L_1 \omega j + Z_0]}] = 0$$
<sup>(19)</sup>

$$L_1^2 C_1 \omega^2 + Z_0^2 C_1 = 2L_1 \tag{1V}$$



شکل ۶ ساختار پیادهسازی بلوکهای شیفت فاز ۴۵° و ۲۲/۰۵.



### شکل ۷ حالت الف) بالاگذر ب) پایین گذر ساختار بیتهای ۴۵۰ و ۲۲/۰۵.

تطبيق مدار بالاگذر،

برای برقراری این شرط کافی است که خازن C2 و سلف L2 در فرکانس مرکزی باهم نوسان کنند، تا مجموعه موازی L2 و C2 مدار باز شود:

$$C_2 L_2 \omega^2 = 1 \tag{11}$$

• اختلاف فاز  $S_{21}$  مسیر بالاگذر و پایین گذر برابر با  $\Delta \phi$  باشد، حال با توجه به این که در مدار بالاگذر L2 و C2 باهم نوسان کرده و مدار باز شدند انتظار می ود که فاز  $S_{21}$  برای مدار بالاگذر صفر باشد

$$\Gamma_{e,LPF} = \frac{1 - Z_0 C_2 \omega_j}{1 + Z_0 C_2 \omega_j}$$

$$\Gamma_{o,LPF} = \frac{L_2 \omega_j + Z_0 [L_2 C_2 \omega^2 - 2]}{L_2 \omega_j - Z_0 [L_1 C_1 \omega^2 - 2]}$$
(\*)

$$L_2 \omega = Z_0^2 C_2 \omega [2 - L_2 C_2 \omega^2]$$
 (a)

$$\measuredangle S_{21HPF} = \frac{\pi}{2} - \tan^{-1} \left[ \frac{2Z_0 L_1 C_1^2 \omega^3 - 2Z_0 C_1 \omega}{Z_0^2 C_1^2 \omega^2 + 2L_1 C_1 \omega^2 - 1} \right] \quad (\$)$$

$$\Delta S_{21LPF} = 2 \tan^{-1} \left( \frac{2Z_0 C_2 \omega}{Z_0^2 C_2^2 \omega^2 - 1} \right)$$
(Y)

$$\measuredangle S_{21HPF} - \measuredangle S_{21LPF} \models \pi \qquad (A)$$

$$l\frac{\left[\measuredangle S_{21HPF} - \measuredangle S_{21LPF}\right]}{d\omega} = 0 \tag{9}$$

از حل همزمان چهار معادله ۳٫۰)، (۵)، (۸)و (۹) مقادیر المانها به دست میآید[۱۵]:

$$L_1 = \frac{Z_0}{\omega_0 \sin[\frac{\Delta\varphi}{2}]} \tag{(1.)}$$

$$C_1 = \frac{1}{\omega_0 Z_0 \tan[\frac{\Delta\varphi}{2}]} \tag{11}$$

$$L_2 = \frac{Z_0 \sin[\frac{\Delta\varphi}{4}]}{\omega_2} \tag{11}$$

$$C_2 = \frac{\tan[\frac{\Delta\varphi}{4}]}{\omega_0 Z_0} \tag{17}$$

#### ۴-۲- بیتهای میانی(۴۵° و ۵°/۲۲)

شماتیک ساختار معمول در شکل ۶ نشان داده شده است. در این ساختار مسیر عبور سیگنال توسط SPDT تعیین نمی شود. بلکه کلیدهای داخل مدار برای تغییر حالت به نحوی عمل می کنند که شماتیک مدار در داخل خود دچار تغییر می شود. شماتیک هر یک از حالتهای بالاگذر و

$$\frac{d}{dx}(\measuredangle S_{21LPF}) = -\frac{2L_1}{Z_0} \tag{7A}$$

$$\frac{d}{d\omega}(\Delta \varphi) = \frac{d}{d\omega} (\measuredangle S_{21LPF} - \measuredangle S_{21HPF}) = 0 \quad ((19))$$
از حل معادله ((19) مقادیر 2 و 2 به دست میآید:

$$C_2 = \frac{2\tan(\frac{\Delta\varphi}{2})}{2} \tag{(7.)}$$

 $Z_0 \omega$ 

$$L_2 = \frac{Z_0}{2\omega \tan(\frac{\Delta\varphi}{2})} \tag{(1)}$$

#### ۴-۳- بیتهای کم ارزش(۲۵°۱۱ و ۶۲۵°/۵)

محاسبه مقدار المانهای ساختار استفاده شده برای پیادهسازی بیتهای °۴۵ و ۲۲/<sup>0</sup>۵ برای بیت ۱۱/<sup>0</sup>۲۵ و ۵/<sup>0</sup>۶۲۵ نشان میدهد که به دلیل کم بودن مقدار خازنها و سلفهای به دست آمده از محاسبه این ساختار مناسب بیتهای کوچک نیست. بنابراین با حذف المان هایی که مقدار آنها خیلی کم است مدار بلوک شیفت دهنده فاز بهصورت شکل ۸ درآمده است. لازم به ذکر است ترانزیستور M2 فقط در ساختار بیت ۱۱/<sup>0</sup>۲۵ استفاده شده است و در ساختار بیت ۵/<sup>0</sup>۶۲۵ حذف شده است. ساختار حالتهای بالاگذر و پایین گذر در شکل ۹ قابل مشاهده است. اگر L2 و C2 در فرکانس مرکزی با هم رزونانس کنند، با فرض این که مقدار L<sub>1</sub> خیلی کوچک است و فاز ایجاد شده توسط مدار قسمت (ب) صفر است و شرط تطبیق امیدانس برقرار است، روابط حالت (الف) مطابق روابط ارائه شده برای ساختار بیتهای <sup>0</sup>۴۵ و ۲۲/<sup>0</sup>۵ است و مقدار Lı و  $0/^{0}$ ۹۲۵ به روش قبل، محاسبه می شوند. در ادامه، رابطه ها برای بیت  $C_{I}$ که ترانزیستور M2 در آن حذف شده است نوشته می شود و انتظار می رود برای ساختار بیت ۱۱/۰۲۵ همان رابطههای پیشین با تقریب خوبی برقرار باشند و بتوان با استفاده از بهینهسازی بهدقت مطلوب در طراحی این بیت رسید. اما برای به دست آوردن مقدار L2 و C2 باید از شرط برابری مشتق فاز مدار (الف) و (ب) استفاده کرد. به این تر تیب مقدار سلف 22 و خازن *C*<sub>2</sub> از روابط (۳۲) و (۳۳) به دست می آید.

$$L_{2} = \frac{Z_{0}^{2}(L_{1}^{2}\omega_{0}^{2} + Z_{0}^{2})}{2L_{1}\omega_{0}^{2}(2L_{1}^{2}\omega_{0}^{2} + Z_{0}^{2})}$$
(°Y)

$$C_2 = \frac{1}{L_2 \omega^2} \tag{(TT)}$$

بهاینترتیب برای داشتن Δφ مطلوب باید فاز S21 مـدار پایین کـذر برابـر Φφ باشد:

$$S_{21LPF} =$$

$$\frac{\frac{1}{2}[\Gamma_{e,LPF} - \Gamma_{o,LPF}]}{\frac{2Z_0}{[2Z_0 - 2L_1C_1Z_0\omega^2] + [Z_0^2C_1\omega - L_1^2C_1\omega^3 + 2L_1\omega]_j}}$$
(19)

$$| \measuredangle S_{21LPF} |=$$

$$\arctan(\frac{Z_0^2 C_1 \omega - L_1^2 C_1 \omega^3 + 2L_1 \omega}{2Z_0 [1 - L_1 C_1 \omega^2]}) = \Delta \varphi \qquad (\uparrow \cdot)$$

با استفاده از رابطه (۱۷) و (۱۸) :

$$\Delta \varphi = \arctan(\frac{2Z_0 L_1 \omega}{2Z_0^2 - L_1^2 \omega^2}) \tag{(1)}$$

$$\tan(\alpha) = \frac{L_1 \omega}{Z_0} \tag{YY}$$

و جایگذاری در :

$$L_{1} = \frac{Z_{0} \tan(\frac{\Delta\varphi}{2})}{\omega_{0}} \tag{(77)}$$

با استفاده از (۱۷):

$$C_1 = \frac{\sin(\Delta\varphi)}{Z_0 \omega_0} \tag{7F}$$

$$\frac{L_1 L_2 C_2 \omega^3 - L_1 \omega - 2L_2 \omega}{Z_0 (1 - L_2 C_2 \omega^2) j + (L_1 L_2 C_2 \omega^3 - L_1 \omega - 2L_2 \omega)}$$
(Ya)

$$\measuredangle S_{21HPF} = -\arctan(\frac{Z_0[1 - L_2 C_2 \omega^2]}{L_1 L_2 C_2 \omega^3 - L_1 \omega - 2L_2 \omega})$$
(79)

$$\frac{d}{dx}(\measuredangle S_{21HPF}) = -\frac{Z_0}{L_2\omega^2} \tag{(YY)}$$



۵- پیادہسازی سلفھا

با توجه به روابط طراحی ارائه شده در بخش قبل مقادیر هر یک از المانهای بیتهای شیفت فاز در جدول ۱ آمده است. برای پیادهسازی سلفها، از سلفهای خود پروسه بهعنوان نقطه شروع طراحی استفاده شده است. اما سلفهای پروسه Matther نیاز به تغییراتی شده است. اما سلفهای پروسه مای مایکرویو دارند. برای مثال در سلفهای استاندارد پروسه بخشی از طول سلف را در لایه شماره ۴ یا ۵ لایه شماره ۶ حدود ۵ برابر کمتر است و همچنین ارتفاع لایه ۵ و ۴ تا زیرلایه سیلیکن نسبت به لایه ۶ کمتر است. این دو مسئله باعث افزایش یاده سازی شده است. در شکل ۱۰ نشان داده شده است. به باعث افزایش پیاده سازی شده است در شکل ۱۰ نشان داده شده است. در ضریب پیاده سازی شده است در شکل ۱۰ نشان داده شده است. در ضریب بازگشت از سر وسط سلف در حالت زمین شدن دو سر متقارن دیگر سلف در شکل ۱۱ نمایش داده شده است. مشاهده می شود تلفات ساف تغییر در شکل ۱۱ نمایش داده شده است. مشاهده می شود تلفات ساف تغییر داده شده کمتر است.

همچنین برای کاهش تلفات سلفها یک حلقه در لایه یک برای زمین کردن تمام زیرلایه سیلیکن قرار گرفته در زیر سلف استفاده شده است. این حلقه توسط خود شرکت TSMC توصیه شده است. حلقه زمین در اطراف سلف علاوه بر کمک به کاهش تلفات سلف باعث کاهش کوپلینگهای بین سلفها میشود. در این طراحی تمام مسیر پیادهسازی سلف در لایه ۶ انجام گیرد. و فقط در جاهایی که لازم است دو لایه از رویهم عبور کنند از لایه ۵ استفاده شده است.

جدول ۱: مقادیر المانهای مدار

$L_2(pH)$	$C_2(fF)$	$L_{l}(pH) \\$	$C_1(fF)$	فاز بيت
۳۳۵	104	۴۷۳	١٨٩	۱۸۰
١٨١	۳۷	۶۲۰	۴۵۷	٩٠
۵۷۱	۱۵۷	198	184	۴۵
۱۱۹۰	۷۵	٩۴	۷۲	۲۲/۵
74	۳۷	48	۳۷	۱ ۱/۲۵
47	١٨	۲۳	۱۸	۵/۶۲۵



شکل ۱۰ الف) سلف سر وسط پروسه ب) سلف سر وسط تغییر داده



شکل ۱۱ الف) ضریب بازگشت سلفهای پروسه و تغییر یافته از سر وسط در حالت زمین شدن دو سر متقارن ب) ضریب کیفیت هر سلف پس از تحلیل الکترومغناطیسی

در پیادهسازی سلفها لازم است به مسئله تزویج داخلی سلفهای سر وسط توجه شود. با توجه به سر نقطهدار که در شکل۱۲(الف) قرار داده شده است، تزویج بین دو سلف نمایش داده شده منفی است. این امر باعث کاهش مقدر سلف میشود و لازم میدارد که شعاع سلف برای پیادهسازی سلف سر وسط افزایش یابد. نمودار شکل۱۲(ب) مقدار تزویج سلف سر وسط نمایش داده شده در شکل۱۱(ب) را نشان میدهد.



شکل ۱۴ الف) نمایش یک سلف سر وسط ب) ضریب تزویج کا برحسب فرکانس با تحلیل الکترومغناطیسی

### ۶- جانمایی بلوکهای شیفت فاز

پس از طراحی هر یک از تک بلوکها باید ترتیب چینشی انتخاب شود که عملکرد هر بلوک در حالتهای مختلف سایر بلوکها به دلیل تغییر تطبیق دیده شده در ورودی یا خروجی آن بلوک دچار مشکل نشود.

همچنین با توجه به وجود ترانزیستورهایی بهعنوان کلید در ساختار انتظار میرود عملکرد ساختار با افزایش توان سیگنال ورودی دچار مشکل شود. چرا که بزرگ شدن دامنه سیگنال ورودی میتواند باعث تغیر وضعیت کلیدهای ترانزیستوری شود. افت عملکرد برای بلوک شیفت دهنده فاز میتواند در افزایش مقدار تلفات و یا در تغییر مقدار شیفت فاز هر بیت ظاهر شود. اما در بلوک شیفتدهنده فاز عدم تغییر مشخصه شیفت فاز بسیار مهمتر از تلفات است و حساسیت تغییر شیفت فاز با افزایش مقدار توان ورودی خیلی بیشتر است. به همین دلیل نقطه فشردگی Bho. بهعنوان ملاک طبقهبندی بیتها مورد نظر قرار گرفت تا مشخصه شیفت فاز هیچ تغییری نکند. به اینترتیب برای دستیابی به چینش بهینه لازم است به دو نکته توجه شود:

- قرار گرفتن بیتهای با نقطه اشباع بیشتر در ابتدای زنجیره به دلیل قویتر بودن توان سیگنال در ابتدای زنجیره
- ۲. قرار گرفتن بیتهای دارای کلید نوع SPDT بین دو بلوکی که تغییر تطبیق امپدانس بیشتری دارند، برای جلوگیری از تغییر مقدار شیفت فاز هر بیت در اثر تغییر حالت بیتهای مجاور

مقدار تلفات و توان اشباع هر بیت در جدول ۲ آمده است. با توجه به این جدول می توان به نتیجه رسید که بیتهای ۵۵٬۶۳۵ و ۱۱/۰۲۵ در ابتدا قرار گیرند تا توان اشباع کل زنجیره بهترین حالت را داشته باشد و

پس از آنها چون در این طراحی دو بیت <sup>6</sup>۴۵ و ۲۲/<sup>0</sup>۵ بیشترین اثر را در هنگام تغییر حالت روی یکدیگر میگذارند، برای کاهش این اثر دو بلوک <sup>0</sup>۹۰ و ۱۸۰<sup>۵</sup> که بیشترین تلفات را دارند بین دو بلوک <sup>6</sup>۴۵ و ۲۲/<sup>0</sup>۵ قرار گرفتهاند. درنهایت پس از انجام شبیهسازیهای متعدد و بررسی عملکرد بلوکها در کنار هم چیدمان شکل ۱۰ حاصل شده است.

نقطه فشردگی تلفات(dBm)	تلفات(dB)	شيفت فاز (deg)				
۲.	۳.۱	۱۸۰				
Y	٣	٩٠				
Y	۲،۱	۴۵				
۱۱.۵	۱۰۸	۲۲/۵				
۲۳	۷، ۰	۱ ۱/۲۵				
78	۶، ۲	۵/۶۲۵				

جدول ۲: مقدار تلفات و نقطه فشردگی هر بیت شیفت فاز





همچنین جانمایی بلوکهای شیفت فاز با استفاده از نرمافزار Cadence در تکنولوژی TSMC 0.18 μm انجام شده است. تصویر مدار جانمایی شده ۶ بیت شیفت دهنده فاز در شکل ۱۳ مشاهده می شود. لازم به ذکر است با توجه به بزرگ بودن ابعاد سلفها نسبت به ابعاد سایر المانهای مدار، مساحت نهایی تراشه به شدت تحت تأثیر تعداد و چیدمان سلفها است. لذا در مسئله جانمایی و ترتیب چینش بیتهای شیفت فاز این مسئله نیز موردتوجه قرار گرفته است و تا جای ممکن سعی شده است ابعاد نهایی تراشه کاهش یابد. ابعاد نهایی این بلوک ۱،۲mm در ۱۰۶ mm

#### ۷- نتایج شبیهسازی، اندازه گیری و مقایسه

پس از طراحی بلوکها و انجام جانمایی، شبیهسازی الکترومغناطیسی توسط ADS Momentum در نرمافزار ADS انجام شده است. پارامترهای پراکندگی حاصل از شبیهسازی بلوک شیفت دهنده فاز در شکل ۱۲ تا شکل ۱۴ نشان داده شده است. لازم به ذکر است که به دلیل ابعاد بزرگ مدار امکان شبیهسازی تمام بلوک بهصورت یکجا خارج از توان نرمافزاری و سختافزاری است، به همین دلیل نیمه ابتدایی بلوک، شامل مدارهای شیفت فاز ۵۲/۵٬۵۵ ۲۵/۱۱ و ۲۵/۵٬۵۰ در کنار هم شبیهسازی شدهاند و نیمه انتهایی، شامل بلوکهای ۵۴۵، ۹۰۰ و ۱۸/۰ در کنار هم شبیهسازی سازی شدهاند و سپس هر دو نیمه در کنار هم بهصورت یکجا شبیهسازی شدهاند. در انجام شبیهسازیها ترانزیستورها از سایر المانهای مدار جدا شدهاند و فقط بخش غیرفعال مدار، شامل خازنها، سلفها و خطوط

عملکرد تغییر فاز بلوک شیفتدهنده فاز را توصیف میکند، خطای مؤثر فاز نام دارد. این معیار از میانگین جذر مجموع مربعهای خطای فاز هر یک از حالتهای فاز حاصل میشود. مقدار مؤثر خطای فاز بلوک طراحی شده در شکل ۱۵ قابل مشاهده است.



شکل ۱۱ جانمایی بلوک شیفت دهنده فاز ۶ بیتی.

اندازه گیری های تراشه ساخته شده با استفاده از دستگاه Network Analyzer E5071C Agilent Technologies که قابلیت اندازه گیری در بازه فرکانسی ۰/۳GHz تا ۲۰GHz دارد انجام شده است. با توجه به قرار داشتن این بلوک در یک سیستم بزرگ فرستنده/گیرنده، در میان چندین بلوک فعال و غیرفعال دیگر امکان اندازه گیری و بعضی از مشخصههای تراشه، مانند تلفات و تطبیق امپدانس ورودی و خروجی وجود ندارد. اما با توجه به این که مشخصههای تغییر فاز انطباق خوبی با شبیهسازیها دارند می توان به طور قطع ادعا کرد که تطبیق امپدانس و تلفات به درستی شبیهسازی شدهاند. زیرا اگر تطبیق امپدانس برای بلوک شیفتدهنده فاز به هم بخورد، مشخصه فاز آن بهشدت متأثر می شود. در شکل ۱۶ نتایج حاصل از اندازه گیری و شبیهسازی تغییر فاز هر یک از بیتها ارائه شده است. در شکل۱۷ خطای مؤثر فاز حاصل از اندازه گیری چهار نمونه ساخته شده آمده است. همچنین تصویر تراشه ساخته شده در شکل ۱۸ قابل مشاهده است. در این طراحی بهخوبی مشاهده میشود که برای تراشـههای متعـدد خطـای مـؤثر فـاز مقـدار مطلـوبی کمتـر از نصـف کوچکترین بیت دارد.

همچنین نتایج حاصل از اندازه گیری شیفت دهنده فاز طراحی شده در جدول ۳ با چند نمونه شیفتدهنده فاز طراحی شده دیگر مقایسه شده است. همان طور که مشاهده می شود تمام طراحی هایی که در تکنولوژی μμ CMOS انجام شده است، به لحاظ باند فرکانسی در فرکانس پایین تری قرار دارند و علیرغم این که طراحی انجام شده در این مقاله در فرکانس بالاتری بوده است، به لحاظ تلفات فاصله چندانی با سایر طراحی ها ندارد. همچنین با توجه به این که تکنولوژی های GaAs و GaAs تلفات کمتری نسبت به CMOS دارند، طراحی های انجام شده با استفاده از آنها منجر به مشخصه تلفات بهتری شده است اما به لحاظ هزینه تکنولوژی به مراتب آسان تر است.



Tabriz Journal of Electrical Engineering, vol. 50, no. 3, autumn 2020



شکل ۱۵ مشخصه خطای مؤثر فاز برای ۶۴ حالت شیفت فاز





شکل ۱۷خطای مؤثر فاز اندازهگیری شده برای چهار نمونه ساخته شده



شکل ۱۸ تصویر تراشه ساخته شده

### ۸- نتیجهگیری

در این مقاله یک شیفتدهنده فاز غیرفعال ۶ بیتی در باند Ku طراحی و شبیهسازی شده است. مهمترین مشخصات این شیفتدهنده فاز عبارتاند از: طراحی در تکنولوژی CMOS 0.18 µm که نسبت به سایر تکنولوژیهای مشابه قیمت مناسب و دسترسی سادهتری دارد، طراحی با کمترین تلفات ممکن و دستیابی به خطای مؤثر فاز کمتر از ۲/۵° در یهنای باند GHz ۲.

مدار نهایی در نرمافزار Cadence جانمایی شده است و سپس تمام شبیهسازیها با نرمافزار ADS انجام شده است و ابزار Momentum RF برای تحلیلهای الکترومغناطیسی استفاده شده است.

هندههای فاز طراحی شده مشابه	۲: مقایسه شیفتد	جدول
-----------------------------	-----------------	------

خطای	تلفات	فركانس	A 1 . C.	سطح	تعداد	
مؤثر فاز	(dB)	(GHz)	تكنولوژى	mm <sup>2</sup>	بيت	مرجع
۳٥	۵	14-21	0.25µm GaAs	۱،۲۷	۵	[18]
۴٥	۳،۵	1.4-7.4	0.4µm GaAs	۲.۶	۴	[17]
۴٥	۴	۲،۳–۳،۸	0.4µm GaAs	۲.۶	۴	[17]
1.70	۶.۱	۲،۸–۳،۲	0.5µm GaAs	1.88	۵	[١۵]
۱ <i>.</i> ۶۰	۵.۷	۵.۷-۶.۳	0.5µm GaAs	۱.۶۷	۵	[١۵]
۱.۳۰	۶.۱	17-18	0.25µm GaAs	۹.۱۵	۶	[\\]
۴.۵۰	٩	۱۸-۱۲	0.25µ m GaN	۵٬۳۲	۵	[\\]
۸°	14.0	114	0.18µm CMOS	4.84	۵	[٨]
۲٥	۱۳	۲،۵–۳،۲	0.18µm CMOS	4.19	۶	[۵]
۲.۵۰	١٢	۱۵-۱۸	0.18µm CMOS	۱،۹۲	۶	×
ین مقاله						×این مقا

### سپاسگزاری

با تشکر از اعضای محترم آزمایشگاه طراحی مدارهای سیستمهای مجتمع دانشکده برق دانشگاه شریف، جناب آقای دکتر مقدادی و آقای دکتر قاضی زاده که در انجام این پروژه از مشاورههای ایشان استفاده شده است. cell with reduced delay variation over frequency," IEEE J. Solid-State Circuits, vol. 50, no. 3, pp. 693–703, 2015.

- [10] Ghazizadeh, Mohammad Hossein, and Ali Medi. "A 125-ps 8-18-GHz CMOS Integrated Delay Circuit." IEEE Transactions on Microwave Theory and Techniques (2018). (early access)
- [11] Meghdadi, Masoud, Milad Piri, and Ali Medi. "A Highly Linear Dual-Gain CMOS Low-Noise Amplifier for X-Band." IEEE Transactions on Circuits and Systems II: Express Briefs 65.11 (2018): 1604-1608.
- [12] Alizadeh, Amirreza, et al. "Design of a 2-12-GHz Bidirectional Distributed Amplifier in a 0.18-μm CMOS Technology." IEEE Transactions on Microwave Theory and Techniques (2018). (early access)
- [13] Yu, Xiaobao, et al. "A fully-integrated reconfigurable dualband transceiver for short range wireless communications in 180 nm CMOS." IEEE Journal of Solid-State Circuits 50.11 (2015): 2572-2590.
- [14] D. M. Pozar, *Microwave engineering*: John Wiley & Sons, 2009.
- [15] M. Hangai, M. Hieda, N. Yunoue, Y. Sasaki, and M. Miyazaki, "S- and C- Band Ultra-Compact Phase Shifters Based on All-Pass Networks," *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, pp. 41-47, 2010.
- [16] C. F. Campbell and S. A. Brown, "A compact 5-bit phaseshifter MMIC for K-band satellite communication systems," *IEEE Transactions on Microwave Theory and Techniques*, vol. 48, pp. 2652-2656, 2000.
- [17] I. J. Bahl and D. Conway, "L-and S-band compact octave bandwidth 4-bit MMIC phase shifters," *IEEE Transactions* on *Microwave Theory and Techniques*, vol. 56, pp. 293-299, 2008.
- [18] A. Sharma, A. Kumar, and A. Bhattacharya, "A Ku-band 6bit digital phase shifter MMIC for phased array antenna systems," in 2015 IEEE MTT-S International Microwave and RF Conference (IMaRC), 2015, pp. 404-407.
- [19] Luo, Weijun, et al. "High-Power X-Band 5-b GaN Phase Shifter With Monolithic Integrated E/D HEMTs Control Logic." *IEEE Transactions on Electron Devices* 64.9 (2017): 3627-3633.

مراجع

 [۱] زهرا حبیبی، مرتضی کازرونی، سیدحسین محسنی ارمکی و عماد حمیدی، «ارائه یک روش کاربردی جهت کالیبراسیون آنتنهای آرایه فازی،» مجله مهندسی برق دانشگاه تبریز، جلد ۴۵، شماره ۲٫۱۳۹۴.

[7] زهرا زین الدینی، فیروزه ذاکرحسین و رضا بهادری نژاد، «نحوه

طراحی و ساخت یک تقویتکننده متوازن کم نویز مبتنی بر ترانزیستور HJFE T در باند فرکانسی ۲۱۱۱ه/GHz،» مجله

مهندسی برق دانشگاه تبریز، جلد ۴۷، شماره۱، ۱۳۹۶.

- [3] M. Fakharzadeh, S. H. Jamali, P. Mousavi, and S. Safavi-Naeini, "Fast beamforming for mobile satellite receiver phased arrays: Theory and experiment," *IEEE Transactions* on Antennas and Propagation, vol. 57, pp. 1645-1654, 2009.
- [4] M. Fakharzadeh, P. Mousavi, S. Safavi-Naeini, and S. H. Jamali, The effects of imbalanced phase shifters loss on phased array gain," *IEEE Antennas Wireless Propag. Lett.*, vol. 7, pp. 192–196, Jul. 2008.
- [5] M. Meghdadi, M. Azizi, M. Kiani, A. Medi, and M. Atarodi, "A 6-bit CMOS phase shifter for-band," *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, pp. 3519-3526, 2010.
- [6] K. Hettak and G. Morin, "Compact variable reflective-type SiGe phase shifter using lumped elements for 5 GHz applications," in *Microwave Integrated Circuits Conference* (*EuMIC*), 2010 European, 2010, pp. 102-105.
- [7] B. Biglarbegian, M. R. Nezhad-Ahmadi, M. Fakharzadeh, and S. Safavi-Naeini, "Millimeter-wave reflective-type phase shifter in CMOS technology," *IEEE Microwave and Wireless components letters*, vol. 19, pp. 560-562, 2009.
- [8] K. Dong-Woo, L. Hui Dong, K. Chung-Hwan, and H. Songcheol, "Ku-band MMIC phase shifter using a parallel resonator with 0.18-μm CMOS technology," *IEEE Transactions on Microwave Theory and Techniques*, vol. 54, pp. 294-301, 2006.
- [9] S. K. Garakoui, E. Klumperink, B. Nauta, and F. E. van Vliet, "Compact cascadable gm-C all-pass true time delay

زيرنويسها

<sup>1</sup> Phase Root Mean Square (RMS Phase error)

<sup>2</sup> Beam forming

- <sup>3</sup> Main lobe
- <sup>4</sup> Side lobe

7 Odd

 <sup>&</sup>lt;sup>5</sup> Isolation
 <sup>6</sup> Even