

مقابله با اشکال همشنوایی در شبکه‌های روی تراشه با ارائه یک کدینگ اجتناب از همشنوایی سه مقدار

زهره شیرمحمدی^۱، استادیار

۱- دانشکده مهندسی کامپیوتر- دانشگاه تربیت دبیر شهید رجایی- تهران- ایران - shirmohammadi@sru.ac.ir

چکیده: استفاده از کدگذاری‌های اجتناب از همشنوایی مبتنی بر سیستم‌های عددی دودویی یکی از راه‌های مقابله با اشکال همشنوایی است که در آن از رخداد الگوهای گذار مشخص در تولید کلمه کد جلوگیری می‌شود. اما مشکل این سیستم‌های عددی دودویی، سربارهایی است که با رشد عرض کانال افزایش پیدا می‌کنند. رشد عرض کانال را می‌توان با نمایش تعداد بیشتری کلمه داده با استفاده از سیستم‌های عددی سه مقدار کاهش داد. در این مقاله، در گام اول، روشی برای محاسبه کلمه کدهای عاری از الگوهای ممنوعه ۰۲۰ و ۲۰۲ که بدترین تأخیر را به سیم قربانی در کانال‌های سه مقدار تحمیل می‌کنند، ارائه می‌شود. سپس در گام دوم، الگوریتمی برای تولید سیستم‌های عددی سه مقدار عاری از الگوهای ممنوعه ۰۲۰ و ۲۰۲ ارائه می‌شود و با استفاده از آن یک روش کدگذاری مبتنی بر سیستم‌عددی سه مقدار با نام 3D-TOD پیشنهاد می‌شود که قابلیت سیستم‌عددی را در نمایش کلمه کد افزایش می‌دهد. 3D-TOD از الگوریتمی استفاده می‌کند که الگوهای ممنوعه ۰۲۰ و ۲۰۲ را حذف می‌کند. این سیستم عددی قابلیت اعمال بر هر عرض گذرگاه دلخواهی را دارد. ارزیابی‌های انجام شده نشان می‌دهد، این کد سربار سیم‌ها و هم چنین سربار کدگشا و کدگذار را نسبت به کدهای مبتنی بر سیستم‌عددی مشابه کاهش می‌دهد.

واژه‌های کلیدی: کدگذاری اجتناب از همشنوایی، اشکال همشنوایی، الگوهای گذار، سیستم‌عددی سه مقدار، شبکه‌های روی تراشه.

Crosstalk Fault Tackling by Providing an Efficient Tri-Value Crosstalk Avoidance Coding Mechanism for NoCs

Z. Shirmohammadi¹, Assistant Profesor

1- Shahid Rajaei Teaching Training University, Tehran, Iran, Email: shirmohammadi@srttu.edu

Abstract: The usage of binary numerical-based Crosstalk Avoidance Codes (CACs) in communication channels of NoCs is one of the efficient crosstalk tackling mechanisms. In CACs, specific transition patterns are avoided in generated code words. However, the problem of the binary numerical-based CACs is that their overheads increase with growing the number of wires. To reduce the growth of channel width, more code words can be represented using tri-value numerical systems. In this paper, in the first step, a mechanism is proposed that calculates the number of code words that do not have 020 and 202 forbidden patterns. These transition patterns impose the worst crosstalk effects to a victim wire in tri-value systems. Then, in the second step, an algorithm is proposed that generates numerical systems without 020 and 202 forbidden patterns. Using this algorithm, a tri-value CAC called 3D Transition Opposite Direction (3D-TOD) is proposed that is able to increase the number of represented code words in specific channel width. Evaluations show that 3D-TOD can reduce the overheads of additional wires and codec, efficiently.

Keywords: Crosstalk Avoidance Codes (CACs), Crosstalk Faults, Reliability, Tri-Value Coding Mechanism, Network-on-Chip.

تاریخ ارسال مقاله: ۱۳۹۶/۰۳/۳۱

تاریخ اصلاح مقاله: ۱۳۹۶/۰۸/۲۵، ۱۳۹۶/۰۹/۰۸، ۱۳۹۶/۱۱/۲۶ و ۱۳۹۶/۱۲/۰۷

تاریخ پذیرش مقاله: ۱۳۹۷/۰۱/۰۶

نام نویسنده مسئول: زهره شیرمحمدی

نشانی نویسنده مسئول: تهران-لويزان-خیابان شعبانلو- دانشگاه تربیت دبیر شهید رجایی- دانشکده کامپیوتر

۱- مقدمه

کوچک‌تر شدن فناوری ساخت مدارات مجتمع، این امکان را فراهم کرده است که تعداد بسیار زیادی ترانزیستور در یک تراشه مجتمع‌سازی شوند [۱]. با این تعداد ترانزیستور، امکان پیاده‌سازی و تجمیع چندین هسته پردازشی در یک تراشه فراهم شده است. کاهش پیچیدگی طراحی به کمک طراحی پیمانانه‌ای در سیستم‌های چند هسته‌ای نیز عاملی بود که موجب شد تا استفاده از این تراشه‌ها فراگیر شود. اگرچه این تراشه‌ها دارای قدرت پردازشی بالایی هستند، اما وجود چندین هسته پردازشی در یک تراشه به نوبه خود منجر به تعریف نیازها و مشکلات جدیدی شده است. متصل کردن هسته‌ها به یکدیگر مهم‌ترین نیاز یک تراشه چند هسته‌ای است. بدین منظور، شبکه‌های روی تراشه به عنوان یک راه حل کارا و مقیاس پذیر برای اتصال چندین هسته پردازشی بر روی یک تراشه ارائه شدند [۱].

یکی از مهم‌ترین چالش‌هایی که قابلیت اطمینان یک سیستم مبتنی بر شبکه‌های روی تراشه را با مخاطره مواجه می‌سازد، اشکال همشنوایی است. اشکال همشنوایی ناشی از خازن‌های تزویج و سلفی مابین سیم‌های گذرگاه ارتباطی مابین هسته‌های پردازشی است [۲]. خازن‌های تزویج و تزویج سلفی باعث می‌شوند تا سیم‌های گذرگاه ارتباطی از یک دیگر اثرپذیری متقابل داشته باشند. شدت اشکال همشنوایی به الگوی داده‌های متوالی که بر سیم‌های مابین هسته‌های پردازشی ظاهر می‌شوند بستگی دارد. اشکال همشنوایی، بر اساس داده در حال انتقال در کانال‌های ارتباطی مابین هسته‌های پردازشی، می‌تواند باعث ایجاد ولتاژ گذر ناخواسته، تسریع و یا تأخیر در رخداد لبه‌های بالارونده و پایین رونده در "سیم‌های قربانی" گردد [۳]. این اشکال که در خطوط طولانی و موازی گذرگاه رخ می‌دهد، متناسب با افزایش طول مجموع سیم‌های کانال‌های روی تراشه، افزایش می‌یابد [۳]. آن چه اهمیت رسیدگی به اشکال همشنوایی را جدی‌تر می‌کند، گذر به فناوری عمیق زیرمیکرون است که نرخ رخداد اشکال همشنوایی را افزایش داده است [۲].

مقابله با اشکال همشنوایی در سطوح مختلف تجرید شامل سطوح فیزیکی [۴][۷]، ترانزیستوری [۸][۹] و انتقال ثبات [۱۰][۱۱][۱۶] صورت می‌گیرد. روش‌هایی که در سطح فیزیکی و ترانزیستوری قرار دارند، روش‌هایی هستند که با افزایش عرض و فاصله سیم‌های کانال [۴]، درج تکرارکننده [۵]، روش‌های حفاظ‌گذاری [۶][۷] و نیز لغزش عمده‌ی زمان‌بندی سیگنال [۸][۹] به کاهش اشکال همشنوایی می‌پردازند. این روش‌ها، اگرچه در کاهش میزان اشکال همشنوایی مؤثرند، ولی سربارهایی که به سیستم تحمیل می‌کنند (مانند افزونگی سخت افزاری و نیز زمان طراحی)، سبب شده است که نتوان از این روش‌ها در طرح‌های عملی استفاده کرد [۳].

در سطح انتقال ثبات، روش‌های کدگذاری داده به طور گسترده برای مقابله با اشکال همشنوایی در گذرگاه‌های روی تراشه استفاده می‌شوند. در روش‌های کدگذاری، m بیت کلمه داده به k بیت کلمه کد ($k > m$)

نگاشت می‌شود، به طوری که احتمال وقوع همشنوایی در کلمه کد کمتر از کلمه داده اصلی باشد. از میان روش‌های کدگذاری داده، کدگذاری اجتناب از همشنوایی مبتنی بر سیستم عددی، از جمله مؤثرترین و کم‌سربارترین روش‌هایی هستند که تاکنون برای مقابله با اشکالات همشنوایی ارائه شده‌اند [۱۰][۱۱]. با استفاده از کدگذاری اجتناب از همشنوایی مبتنی بر سیستم عددی می‌توان داده‌ای که بر روی گذرگاه جابه جا می‌شود را به صورتی کد کرد که الگوهای کد تأخیر بیشتری را بر آن تحمیل می‌کنند حذف شوند. با این وجود، ضعف الگوریتم نگاشت مدارات کدگذار و کدگشا در تولید کلمه‌های کد مشکلی است که کدگذاری‌های اجتناب از همشنوایی مبتنی بر سیستم عددی دودویی دارند، به طوری که سربار سیم‌های اضافی را به سیستم تحمیل می‌کنند و این باعث افزایش عرض کانال به صورت نمایی می‌گردد. اگرچه تاکنون کدهای مختلفی برای بهبود این شرایط ارائه شدند، ولی هیچکدام نتوانستند جلوی این رشد نرخ اندازه عرض گذرگاه را بگیرند و تنها در بهترین حالت نتوانستند این رشد نمایی را به رشد خطی برسانند [۳].

برای حل مشکل رشد عرض کانال، کلمه داده را می‌توان با استفاده از سیستم‌های عددی سه‌مقداره نمایش داد و بدین وسیله تعداد بیشتری کلمه کد را نمایش داد و سیم‌های اضافه را کاهش داد. در سیستم‌های عددی سه‌مقداره داده‌ها با مقادیر ۰، ۱ و ۲ کد می‌شوند. در این مقاله یک روش کدگذاری با نام 3D-TOD ارائه می‌شود. روش 3D-TOD از سیستم عددی سه‌مقداره استفاده می‌کند که می‌تواند قابلیت سیستم عددی را در نمایش کلمه‌های بیش‌تر افزایش دهد. 3D-TOD الگوهای ۰۲۰ و ۲۰۲ را که بیش‌ترین تأخیر را بر گذرگاه وارد می‌کند، در ارسال داده‌ها بر روی گذرگاه حذف می‌کند. این روش با کاهش سیم‌های اضافی مورد نیاز برای کدگذاری، موجب کاهش سربار مساحت تحمیلی کدگذاری اجتناب از همشنوایی پیشنهادی می‌شود. ارزیابی‌های انجام شده نشان می‌دهد، کد 3D-TOD، تعداد سیم‌های اضافی کانال‌های ارتباطی را به نسبت کدهای مبتنی بر سیستم عددی دودویی کاهش می‌دهد. نوآوری‌های این مقاله به شرح زیر است:

۱- ارائه الگوریتم تولید کلمه‌کدهای عاری از الگوهای ممنوعه ۰۲۰ و ۲۰۲ بصورت بازگشتی و محاسبه حداکثر تعداد کلمه


داده قابل تولید

۲- ارائه الگوریتم تولید سیستم‌های عددی سه‌مقداره عاری از ۰۲۰ و ۲۰۲

۳- ارائه یک روش کدگذاری اجتناب از همشنوایی مبتنی بر سیستم عددی سه‌مقداره بهینه با نام 3D-TOD

۴- الگوریتم تبدیل کلمه داده به کلمه کد با استفاده از سیستم عددی سه‌مقداره 3D-TOD

ساختار این مقاله به صورت زیر است: در بخش دو، به بیان اهمیت اشکالات همشنوایی و انگیزه این پژوهش پرداخته خواهد شد. در بخش سوم، به بیان کارهای پیشین مرتبط کاهش اشکالات همشنوایی در گذرگاه‌های دودویی و محدودیت‌های آن‌ها می‌پردازیم. سپس در بخش



شکل ۱: مدل الکتریکی یک گذرگاه پنج سیمی


همسنوایی را جدی‌تر می‌کند، گذر به فناوری عمیق زیر ماکرون است که نرخ رخداد اشکال همسنوایی را افزایش داده است [۵]. تأخیر ناشی از این همسنوایی باعث ایجاد گلوگاه کارایی شبکه می‌شود.

برای ارزیابی و کم کردن تأخیر ناشی از همسنوایی، مدل‌های مختلف تأخیر برای اتصالات و سیم‌ها ارائه شده است. با کلاس‌بندی کردن الگوهای گذار در کلاس‌های مختلف و حذف الگوهای پرتاخیر می‌توان باعث کاهش اثر اشکالات همسنوایی در شبکه‌های روی تراشه شد.

از آنجا که خازن مؤثر کانال به گذاری که بر روی آن اتفاق می‌افتد وابسته است، گذارهایی که در یک کانال ارتباطی می‌توانند رخ دهند، به پنج گروه $0C$, $1C$, $2C$, $3C$, $4C$ تقسیم می‌شوند [۳]. گذارهای کلاس $4C$ عبارتند از $010 \rightarrow 101$ و $101 \rightarrow 010$ که به ترتیب با $\downarrow\uparrow$ و $\uparrow\downarrow$ نشان داده می‌شوند. سمبل‌های $\downarrow$ ، $\uparrow$ ، $-$ و $\times$ به ترتیب معرف تغییر از ۱ به ۰، تغییر از ۰ به ۱، بدون تغییر و بی‌اهمیت هستند.

۳- کارهای پیشین

مقابله با اشکال همسنوایی در سطوح مختلف تجرید یعنی سطح فیزیکی، ترانزیستوری و انتقال ثبات صورت می‌گیرد. افزایش عرض و فاصله سیم های کانال [۴]، درج تکرارکننده [۵] و استفاده از روش‌های



شکل ۲: نمودار تغییر مشخصات سیم با پیشرفت فناوری [۱۲]

چهارم کلاس‌بندی الگوهای گذار در یک گذرگاه سه سطحی بررسی شده است. در بخش پنجم ایده‌های پیشنهادی خود را در گذرگاه‌های چند سطحی شرح خواهیم داد. در بخش ششم نیز ارزیابی‌های انجام شده آورده خواهد شد. نتیجه بدست آمده نیز در بخش هفتم ارائه خواهد شد.

۲- انگیزش و اهمیت اشکال همسنوایی

بنا به پیش‌بینی‌های انجام شده، در سال‌های آتی، تعداد هسته‌های پردازشی روی تراشه در حال افزایش است. در این میان، قابلیت اطمینان به یکی از مهم‌ترین چالش‌ها در طراحی سیستم‌های مبتنی بر شبکه‌های روی تراشه مابین این هسته‌های پردازشی مبدل گشته است [۱۰][۲]. یکی از مهم‌ترین چالش‌های قابلیت اطمینان در شبکه‌های روی اشکال همسنوایی است. این اشکال که در کانال‌های ارتباطی مابین هسته‌های پردازشی رخ می‌دهد، متناسب با افزایش طول مجموع سیم‌های کانال روی تراشه افزایش می‌یابد [۲]. این افزایش طول در آینده بسیار جدی خواهد بود. پیش‌بینی شده است که مجموع طول سیم‌های ارتباطی روی تراشه در سال ۲۰۲۰ به حدود ۷۰۰۰ متر بر سانتی‌متر مربع برسد [۱۲]. اشکال همسنوایی به دلیل وجود تزویج سلفی و خازنی بین خطوط ارتباطی روی تراشه رخ می‌دهد. هنگامی که دو سیم در مجاورت یک دیگر قرار می‌گیرند بین آن‌ها خازن و سلف‌های ناخواسته به‌وجود می‌آید. این خازن‌ها و سلف‌های تزویج میان دو سیم مجاور باعث می‌شود تا در صورت عبور سیگنال الکتریکی از یکی از سیم‌ها، سیم دیگر نیز تغییرات سیگنال را در خود مشاهده کند. همان‌طور که در شکل ۱ مشخص است، هر خط ارتباطی b_i از گذرگاه روی تراشه نشان داده شده، خازن زیرلایه C_{iG} ، مقاومت R_i و سلف L_i خود را دارد. همچنین در این شکل C_{ij} و L_{ij} به ترتیب به عنوان خازن و سلف تزویج بین دو خط ارتباطی b_i و b_j در نظر گرفته شده‌اند. تحقیقات نشان داده است که در گذر به فناوری‌های ساخت عمیق‌تر، ضخامت سیم‌ها با نرخ کمتری نسبت به عرض آن‌ها و فاصله بین سیم‌های مجاور کوچک می‌شود. اتفاقی که می‌افتد این است که خازن‌های تزویج با نرخ کمتری از خازن‌های زیرلایه کاهش می‌یابند و این به معنی افزایش نسبت خازن تزویج به خازن زیرلایه در گذر به فناوری‌های عمیق‌تر است و لذا با پیشرفت فناوری به فرآیندهای عمیق‌تر، نرخ رخداد و اثرات اشکال همسنوایی بیشتر می‌شود. این مشخصات الکتریکی، در نمودار شکل ۲ نشان داده شده است [۲].

شدت اشکال همسنوایی به الگوی گذار داده روی سیم بستگی دارد و بسته به الگوهای انتقالی که در کانال‌های شبکه‌های روی تراشه ظاهر می‌شود، باعث به وجود آمدن تاخیرهای زمانی مختلف در کانال‌ها می‌شود. این تغییرات ناخواسته خود را بصورت بروز تغییر ولتاژ لحظه‌ای مثبت و یا منفی سیگنال داده در یک سیم، تسریع در صعود یا نزول سیگنال داده در یک سیم، و یا تأخیر در صعود یا نزول سیگنال داده در یک سیم نشان می‌دهند [۸] و می‌توانند صحت داده‌های شبکه‌های روی تراشه را با مشکل جدی مواجه سازند و باعث دریافت نادرست داده در سمت گیرنده شوند. مضافاً اینکه آنچه اهمیت رسیدگی به اشکال

منتها مشکلی که این کدگذاری‌ها دارند این است که، با افزایش عرض گذرگاه در سیستم، سربارهایی از جمله تعداد سیم اضافه، توان مصرفی، مساحت و تأخیر به صورت نمایی در سیستم افزایش پیدا می‌کند. به طوری که با رسیدن به یک عرض گذرگاه مشخص، تأخیر ناشی از مدار منطقی کدگذار، افزایش سرعتی که به واسطه کد اجتناب از همسنوایی به وجود آمده بود را باطل می‌کند. تاکنون کدینگ‌های مختلفی برای بهبود این شرایط ارائه شدند و سعی کردند که از حداکثر توان گذرگاه برای کدگذاری استفاده کنند، ولی هیچ کدام نتوانستند جلوی این رشد نرخ اندازه عرض گذرگاه را بگیرند و در بهترین حالت نتوانستند این رشد نمایی را به رشد خطی برسانند. یک روشی که به طور گسترده در شبکه‌های میان ارتباطی با سرعت بالا استفاده می‌شود، کاهش دادن ولتاژ نوسان یا به عبارتی افزایش سطوح ولتاژ در گذرگاه است که تأخیر نیز متناسب با آن است. در این مقاله ما یک الگوریتم کدگذاری اجتناب از همسنوایی در گذرگاه‌های سه سطحی پیشنهاد کردیم. بر اساس اطلاعاتی که ما داریم این اولین کدگذاری اجتناب از همسنوایی است که در گذرگاه‌های چند سطحی ارائه شده است.

۴- کلاس‌بندی الگوهای گذار در یک گذرگاه سه سطحی

همان‌گونه که اشاره شد، شدت اشکال همسنوایی به کلاس‌بندی تأخیر بستگی دارد. در همین راستا، برای ارائه یک کدینگ سه مقداره مؤثر و کارا نیاز به بررسی کلاس بندی در گذرگاه سه سطحی داریم.

برای بدست آوردن تأخیر روی سیم λ م در یک گذرگاه رابطه ۱ را بصورت زیر داریم [۳]:

$$\tau_j = k \cdot \text{abs}(C_L \cdot \Delta V_j + C_L \cdot \Delta V_{j,j-1} + C_L \cdot \Delta V_{j,j+1}). \quad (1)$$

که در آن k ثابت تعیین شده توسط راه‌انداز و یا مقاومت خط، ΔV_j تأخیر ولتاژ در خط λ م و $\Delta V_k = \Delta V_j - \Delta V_k$ ولتاژ نسبی بین λ مین خط و k مین خط است. برای گذرگاه‌های با مقدار دودویی، با در نظر گرفتن V_{dd} و ۰ به عنوان سطوح ولتاژ خروجی، داریم $\Delta V_j \in \{0, \pm V_{dd}\}$ و $\Delta V_{j,k} \in \{0, \pm V_{dd}, \pm 2 \cdot V_{dd}\}$ با در نظر گرفتن V_{step} به عنوان میزان گام بین سطوح منطقی، رابطه ۱ را می‌توان به صورت رابطه ۲ تغییر داد:

$$\tau_j = k \cdot C_L \cdot V_{step} \cdot \text{abs}(\delta_j + \lambda \cdot \delta_{j,j-1} + \lambda \cdot \delta_{j,j+1}). \quad (2)$$

در رابطه $\lambda = \frac{C_L}{C_L}$ است، δ_j گذار نرمال شده و $\delta_{j,k}$ گذار نسبی نرمال شده است. برای یک گذرگاه دودویی، هنگامی که بر روی سیم λ م گذار داشته باشیم $\delta_j = 1$ ، و در غیر این صورت $\delta_j = 0$ است. برای $\delta_{j,k}$ هم زمانی که گذار هر دو سیم λ م و k م در یک جهت باشند $\delta_{j,k} = 1$ ، زمانی که در دو جهت مخالف باشند $\delta_{j,k} = -1$ و در غیر این- صورت $\delta_{j,k} = 0$ خواهد بود. همسنوایی کلی نرمال شده بر روی خط λ م به صورت رابطه ۳ تعریف می‌شود:

$$X_{eff,j} = \text{abs}(2\delta_j - \delta_{j,j-1} - \delta_{j,j+1}). \quad (3)$$

رابطه ۲ را می‌توان به صورت رابطه ۴ بازنویسی کرد:

$$\tau_j = k \cdot C_L \cdot V_{step} \cdot \text{abs}(\delta_j + \lambda \cdot X_{eff,j}). \quad (4)$$

حفاظ‌گذاری^۲ [۷][۶]، از جمله روش‌های مقابله با اشکال همسنوایی در سطح فیزیکی هستند. نقطه ضعف روش‌های این سطح، زمان طراحی و هزینه تولید بالای تراشه به دلیل تغییر در سطح لایه‌بندی و همچنین سربار مساحت زیادی آنها است.

در سطح ترانزیستوری، روش‌هایی مانند لغزش تعمدی زمانبندی سیگنال [۹][۸]، با کاهش رخداد الگوی گذار ممنوعه از رخداد اشکال همسنوایی جلوگیری می‌کنند. این روش‌ها، اگر چه در کاهش میزان اشکال همسنوایی مؤثرند، ولی میزان کارایی را کاهش داده و فقط در کانال‌های ارتباطی دارای تکرار کننده قابل اعمال هستند.

در سطح انتقال ثبات، روش‌های کدگذاری یکی از مؤثرترین روش‌های مقابله با اشکال همسنوایی هستند که می‌توانند میزان قابلیت اطمینان شبکه‌های روی تراشه را در برابر اشکالات همسنوایی افزایش دهند. این کدها عبارتند از: کدهای تشخیص و تصحیح خطا [۱۳][۱۴]، کدهای کم توان [۱۵] و کدهای اجتناب از همسنوایی [۱۰][۱۱].

- در کدگذاری‌های تصحیح و تشخیص خطایی که برای اجتناب از همسنوایی استفاده می‌شوند، غالباً کدهای تصحیح و تشخیص خطا با روش‌های سطح فیزیکی ترکیب می‌شوند.

- در کدهای کم‌توان، میزان گذار را با هدف کاهش توان، کم می‌کنند، که می‌تواند باعث کاهش اشکال همسنوایی نیز گردد.

- از جمله سایر روش‌های کدگذاری می‌توان به کدگذاری‌های اجتناب از همسنوایی اشاره کرد؛ این کدگذاری‌ها بنا به رده‌بندی کلاس‌های گذار، الگوهای ممنوعه را در ارسال داده‌ها حذف کرده و اشکال همسنوایی را کاهش و یا حذف می‌کنند.

از میان روش‌های مقابله با همسنوایی، روش‌های کدگذاری اجتناب از همسنوایی بهترین راه حلی بود که تا چند سال گذشته برای مقابله با اشکالات همسنوایی ارائه شده بود. برای استفاده عملی از این کدگذاری‌ها، طراحی کارآمد مدارات کدگذار و کدگشا لازم است. استفاده از سیستم‌های عددی دودویی یکی از روش‌هایی است که برای کاهش سربار این مدارهای کدگذار و کدگشا ارائه شده‌است. در کدگذاری‌های اجتناب از همسنوایی مبتنی بر سیستم‌های عددی دودویی، کلمه‌کد را بر اساس وزن سیستم عددی نمایش می‌دهند. سیستم عددی باید به گونه‌ای انتخاب شود تا قابلیت این را داشته باشد که از رخداد الگوهای گذار مشخصی در تولید کلمه‌کد جلوگیری کند. روش‌های کدگذاری اجتناب از همسنوایی مبتنی بر سیستم عددی فیبوناچی [۱۱] (روش Fibo-CAC)، از دنباله اعداد فیبوناچی به عنوان پایه‌های خود استفاده می‌کنند. به عنوان مثال برای فضای چهارسیمی از دنباله اعداد ۲ ۱ ۱ ۲، در فضای پنج‌سیمی از دنباله اعداد ۵ ۳ ۲ ۱ ۱ و در فضای شش‌سیمی ۸ ۵ ۳ ۲ ۱ ۱ استفاده می‌کند.

جدول ۱: مقادیر $\delta_{j,j-1}$ و $\delta_{j,j+1}$ با در نظر گرفتن گذارهای مختلف

(الف)		(ب)		(ج)	
گذار	$\delta_{j,j-1}(\delta_{j,j+1})$	گذار	گذار سیم وسط	گذار	δ_j
$00 \rightarrow ++$	+1	$+- \rightarrow -+$	$\uparrow$	بدون گذار	0
$00 \rightarrow --$	-1	$-+ \rightarrow +-$	$\uparrow$	$0 \rightarrow +$	+1
$++ \rightarrow --$	-2	$-+ \rightarrow +-$	$\downarrow$	$- \rightarrow 0$	+1
$-- \rightarrow ++$	+2	$+- \rightarrow -+$	$\downarrow$	$- \rightarrow +$	+2
$+0 \rightarrow 0-$	-1	$+0 \rightarrow 0+$	$\uparrow$	$+ \rightarrow 0$	-1
$0+ \rightarrow -0$	-1	$0+ \rightarrow +0$	$\uparrow$	$0 \rightarrow -$	-1
بدون گذار	0	$00 \rightarrow +-$	$\uparrow$	$+ \rightarrow -$	-2

در همین راستا، در این بخش به ارائه الگوریتم تولید کلمه‌کدهای عاری از الگوهای ممنوعه ۰۲۰ و ۲۰۲ و محاسبه تعداد کل کلمات، شروط استفاده از سیستم عددی سه مقداره، یک روش کدگذاری اجتناب از همشنوایی مبتنی بر سیستم عددی سه مقداره بهینه با نام 3D-TOD و همچنین الگوریتم تبدیل کلمه‌داده به کلمه‌کد با استفاده از این کدینگ خواهیم پرداخت.

۵-۱- تعداد کل کلمه‌های عاری از الگوهای ممنوعه ۰۲۰ و ۲۰۲

در این بخش، ابتدا یک روش بازگشتی برای تولید کتابچه‌های کد مرتبط با کدگذاری‌های اجتناب از همشنوایی سه مقداره معرفی می‌شود، و سپس با محاسبه اندازه هر یک از این کتابچه‌کدهای و مقایسه آن‌ها با کدگذاری‌های اجتناب از همشنوایی مبتنی بر مدل تأخیر سه سیمی، روش پیشنهادی خود را معرفی خواهیم کرد.

الگوریتم تولید کلمه‌های کد خالی از الگوهای ممنوعه ۰۲۰ و ۲۰۲ برای فضای m سیمی در شکل ۳ آورده شده است. در این الگوریتم عملگر '!' نشان‌دهنده عملگر الحاق است. در جدول (۲) نمونه‌های کد برای عرض گذرگاه ۲ و ۳ سیمی آورده شده است.

تعداد کل کلمه‌های کد عاری از الگوی ممنوعه در فضای m سیمی را می‌توان بر اساس معادلاتی محاسبه نمود. برای این منظور کمیت‌های زیر در یک فضای m سیمی تعریف می‌شوند:

```

 $P_2 = \{00,01,02,10,11,12,20,21,22\}$ 
for  $k \geq 3$  do
     $P_m = \{\}$ ;
    for  $\forall D_{m-1} \in P_{m-1}$  do
        if  $d_{m-1} \cdot d_{m-2} = (00 \text{ or } 01 \text{ or } 10 \text{ or } 11 \text{ or } 12 \text{ or } 21 \text{ or } 22)$ 
            then
                add  $0 \cdot D_{m-1}$  and  $1 \cdot D_{m-1}$  and  $2 \cdot D_{m-1}$  to  $P_m$ ;
            else if  $d_{m-1} \cdot d_{m-2} = 02 \text{ or } 20$  then
                add  $1 \cdot D_{m-1}$  and  $d_{m-1} \cdot D_{m-1}$  to  $P_m$ ;
            end if
        end for
    end for
end for
    
```

شکل ۳: الگوریتم تولید کلمه‌کدهای عاری از الگوهای ممنوعه

به ازای $1 \gg \lambda$ ، تأخیر τ_j به صورت خطی با $X_{eff,j}$ متناسب است. حداکثر سرعت گذرگاه به وسیله مقدار $\max\{X_{eff,j}\}$ محدود می‌شود. در یک گذرگاه دودویی در شبکه روی تراشه، مقادیر δ_j ، $\delta_{j,j-1}$ و $\delta_{j,j+1}$ در بازه $[-1,1]$ قرار دارد و $X_{eff,j}$ نیز می‌تواند مقادیر ۰، ۱، ۲، ۳ و ۴ داشته باشد. در یک گذرگاه سه‌تایی در شبکه روی تراشه نیز، مقادیر δ_j ، $\delta_{j,j-1}$ و $\delta_{j,j+1}$ در بازه $[-2,2]$ قرار دارد و $X_{eff,j}$ نیز می‌تواند مقادیر ۰، ۱، ۲، ۳، ۴، ۵، ۶، ۷ و ۸ داشته باشد. در یک گذرگاه سه‌مقداره، کلاس‌بندی الگوهای گذار بسته به مقادیر δ_j ، $\delta_{j,j-1}$ و $\delta_{j,j+1}$ ، در هشت کلاس طبقه‌بندی می‌شوند، که در جدول (۱) آورده شده است. در جدول (۱-الف) مقادیر $\delta_{j,j-1}$ (یا $\delta_{j,j+1}$) را برای سیم‌های کناری، زمانی که هر دو سیم کناری گذاری در جهت بالا و یا هر دو گذاری در جهت پایین دارند، نشان می‌دهد. جدول (۱-ب) مقادیر $\delta_{j,j-1}$ (یا $\delta_{j,j+1}$) را برای سیم‌های کناری، زمانی که دو سیم کناری گذاری در خلاف جهت هم دارند، نشان می‌دهد. جدول (۱-ج) نیز مقادیر δ_j را برای سیم وسط نشان می‌دهد. با جایگذاری این تاخیرهای نسبی، در معادله ۳ بیشترین

مقدار برای $X_{eff,j}$ برابر ۸ به دست می‌آید. به عبارت دیگر الگوهایی که سبب می‌شوند همشنوایی نرمال شده مقدار ۸ را به خود بگیرد، بیش‌ترین تأخیر را به گذرگاه تحمیل می‌کنند. برای کاهش بدترین تأخیر در کانال‌های ارتباطی در شبکه‌های روی تراشه، باید از بروز این الگوهای گذار در کانال‌ها جلوگیری کرد.

۵- ایده پیشنهادی

از آن‌جا که کلاس‌بندی تأخیر در گذرگاه سه مقداره، از کلاس‌بندی‌های با مدل تأخیر سه سیمی که پیش از این معرفی شده‌اند، متفاوت است، لذا طراحی کدگذاری‌های اجتناب از همشنوایی می‌بایست براساس این کلاس‌بندی جدید ارزیابی شوند. بنا به بررسی‌های انجام شده در بخش ۴، در کانال‌های ارتباطی سه‌مقداره، بروز الگوهای ممنوعه ۰۲۰ و ۲۰۲ بیشترین تأخیر را بر گذرگاه تحمیل می‌کند. از طرف دیگر، این کدینگ‌های سه مقداره، میزان سربارها را کاهش می‌دهد. زیرا سربار سیم‌های اضافی که مدارات کدگذار و کدگشا در کدگذاری‌های اجتناب از همشنوایی به سیستم تحمیل می‌کنند، طراحی این مدارات را در عرض‌های بالای گذرگاه با مشکل مواجه کرده است.

تولید می‌شوند، کاردینالیته آن روش کدگذاری نامیده می‌شود. کاردینالیته روش کدگذاری سه مقداره برابر با $T_g(m)$ است که از رابطه (۱۰) به دست می‌آید.

۵-۲- شروط استفاده از سیستم عددی پیشنهادی در گذرگاه سه مقداره

در کانال‌های ارتباطی با عرض کم، طراحان قادرند تا واحدهای کدگذار/کدگشا را از لحاظ پیچیدگی بهینه نمایند تا کارایی، توان مصرفی و مساحت این واحدها را بهبود بخشند. اما این کار برای کانال‌هایی با عرض بالا پرهزینه و ناکارآمد است. از این رو اخیراً استفاده از سیستم‌های عددی مناسب برای کدگذاری عاری از الگوی ممنوعه مورد توجه محققان قرار گرفته است. یک سیستم عددی باید شروط زیر را تأمین کند تا بتوان از آن در کدگذاری عاری از الگوی ممنوعه استفاده کرد [۱۱]:

- ۱- سیستم عددی سیستم عددی $S = S_m, \dots, S_2, S_1$ باید کامل باشد. کامل بودن بدین معناست که به ازای هر عدد صحیح d ($d \in 2 \sum S_i$)، حداقل باید یک نمایش از آن در سیستم عددی وجود داشته باشد، که در آن S_i مبنا یا ارزش رقم i ام در سیستم عددی است. کامل بودن یک سیستم عددی برای یک گذرگاه سه سطحی هنگامی تعریف می‌شود که $S_1 = 1$ و برای تمام آنها و رابطه $S_i \leq 1 + 2 \sum_{j=1}^{i-1} S_j$ برقرار باشد.
- ۲- سیستم عددی باید قادر باشد تا هر عدد صحیح d ($d \in 2 \sum S_i$) را به صورت یک کلمه کد عاری از الگوهای ممنوعه نمایش دهد.
- ۳- همچنین سیستم عددی پیشنهادی باید در صورت امکان مبهم نباشد. مبهم نبودن سیستم بدین معناست که به ازای هر عدد صحیح d ($d \in 2 \sum S_i$)، در صورت امکان فقط یک نمایش داشته باشد، که در آن S_i ارزش رقم i ام در سیستم عددی است.

۵-۳- الگوریتم تولید سیستم عددی سه مقداره

از آنجا که در تولید کلمه‌های کد، الگوهای گذار ممنوعه برای کدگذاری‌های سه مقداره حذف می‌شوند، بنابراین تعداد کلمه‌هایی که تولید می‌شوند کاهش می‌یابد. با در نظر گرفتن اهمیت اشکال همشنوایی که از مهم‌ترین عوامل تهدیدکننده قابلیت اطمینان در شبکه‌های روی تراشه می‌باشد، طراحان باید قادر باشند تا بتوانند کدگذاری‌های اجتناب از همشنوایی مبتنی بر سیستم عددی را به گونه‌ای ارائه کنند تا بتوانند به صورت کارا اشکال همشنوایی را کاهش دهند. بنابراین، در کنار حذف اثر همشنوایی، نیاز است طراحی کدگذاری ارائه شده به گونه‌ای باشد که حداقل سربار را به مسیر یاب‌های شبکه روی تراشه تحمیل کند. این سربارها شامل توان مصرفی، مساحت اشغالی و تأخیر مسیر بحرانی می‌باشد. در این راستا، در این مقاله یک الگوریتم جهت تولید مجموعه‌ای از تمامی سیستم عددی‌های موجود برای کدگذاری سه مقداره ارائه شده است. این الگوریتم می‌تواند به انتخاب سیستم عددی مناسب جهت کدگذاری کمک کند.

جدول ۲: مجموعه کلمه کدهای عاری از الگوهای ممنوعه ۲ تا ۴

بیتی تولید شده به وسیله الگوریتم شکل ۳

تعداد	مجموعه کلمات عاری از الگوی ممنوعه	عرض گذرگاه
۹	۰۰، ۰۱، ۰۲، ۱۰، ۱۱، ۱۲، ۲۰، ۲۱، ۲۲	۲
۲۵	۰۰۰، ۱۰۰، ۲۰۰، ۰۰۱، ۱۰۱، ۲۰۱، ۱۰۲، ۰۰۲، ۰۱۰، ۱۱۰، ۲۱۰، ۰۱۱، ۱۱۱، ۰۱۲، ۰۲۱، ۱۲۱، ۰۱۲، ۱۱۲، ۲۱۲، ۱۲۰، ۲۲۰، ۰۲۱، ۱۲۱، ۲۲۱، ۰۲۲، ۱۲۲، ۲۲۲،	۳

$T_g(m)$: تعداد کل کلمه‌های مجاز (عاری از الگوهای ممنوعه) در فضای m سیمی.

$T_{gg}(m)$: تعداد کل کلمه‌های مجاز عاری از الگوهای ممنوعه که شرط $20 \neq b_m \cdot b_{m-1}$ داشته باشند.

$T_{gb}(m)$: تعداد کل کلمه‌های مجاز عاری از الگوهای ممنوعه که شرط $20 = b_m \cdot b_{m-1}$ داشته باشند.

$T_{gg0}(m)$: زیرمجموعه‌ای از $T_{gg}(m)$ که در آن $b_m = 0$ است.

$T_{gg1}(m)$: زیرمجموعه‌ای از $T_{gg}(m)$ که در آن $b_m = 1$ است.

$T_{gg2}(m)$: زیرمجموعه‌ای از $T_{gg}(m)$ که در آن $b_m = 2$ است.

$T_{gb0}(m)$: زیرمجموعه‌ای از $T_{gb}(m)$ که در آن $b_m \cdot b_{m-1} = 02$ است.

$T_{gb2}(m)$: زیرمجموعه‌ای از $T_{gb}(m)$ که در آن $b_m \cdot b_{m-1} = 20$ است.

بر اساس الگوریتم شکل ۳ و تعریفی که از T_g ، T_{gg} و T_{gb} ارائه شد داریم:

$$T_g(m) = T_{gg}(m) + T_{gb}(m). \quad (5)$$

$$T_{gg}(m) = T_{gg0}(m) + T_{gg1}(m) + T_{gg2}(m). \quad (6)$$

$$T_{gb}(m) = T_{gb0}(m) + T_{gb2}(m). \quad (7)$$

همچنین داریم:

$$T_{gg}(m) = 2T_{gg0}(m-1) + 3T_{gg1}(m-1) + 2T_{gg2}(m-1) + 2T_{gb0}(m-1) + 2T_{gb2}(m-1). \quad (8)$$

$$T_{gb}(m) = T_{gg0}(m-1) + T_{gg2}(m-1).$$

بنابراین:

$$T_g(m) = 2T_g(m-1) + T_{gg}(m-1). \quad (9)$$

$$T_g(m) = 2T_g(m-1) + 2T_g(m-2) + T_{gg1}(m-2).$$

با قرار دادن $T_{gg1}(m-2) = T_g(m-3)$ داریم:

$$T_g(m) = 2T_g(m-1) + 2T_g(m-2) + T_g(m-3). \quad (10)$$

این رابطه یک رابطه بازگشتی است که تعداد کل کلمه‌های کدعاری از الگوی ممنوعه در فضای m سیمی را با مقادیر اولیه $T_g(3) = 9$ ، $T_g(4) = 25$ ، $T_g(5) = 71$ نشان می‌دهد.

این رابطه کاردینالیته کدگذاری سه سطحی است. به عبارت دیگر، تعداد کلمه‌کدهایی که توسط یک روش کدگذاری از جمله کدگذاری

$$S_i = \begin{cases} 2^{i-1} & i \leq \left\lceil \frac{m}{2} \right\rceil \\ 2^{m-i} & i > \left\lceil \frac{m}{2} \right\rceil \end{cases} \quad (12)$$

این سیستم عددی مورد استفاده در روش کدگذاری پیشنهادی که (3D-TOD (3D Transition Opposite Direction نامیده شده است، در یک فضای ۵ سیمی سیستم عددی از آرایه ۱۲۴۲۱ به عنوان آرایه پایه‌ها استفاده می‌کند که در آن الگوی سیمی ۲۲۱۱۰ معادل عدد ۱۲ است.

در ادامه نشان داده می‌شود که سیستم عددی 3D-TOD شرایط مورد نیاز برای استفاده در کدگذاری عاری از الگوی ممنوعه را داراست. به عبارت دیگر اثبات می‌شود که سیستم عددی 3D-TOD، (۱) کامل است و (۲) هر عدد صحیح $d \in 2 \sum S_i$ را به صورت یک کلمه کد عاری از الگوی ممنوعه نمایش می‌دهد. بر اساس تعریف یک سیستم عددی کامل است هرگاه $S_1 = 1$ برای تمام i ها و رابطه $S_i \leq 1 + \sum_{j=1}^{i-1} S_j$ برقرار باشد. واضح است که سیستم عددی 3D-TOD هر دو شرط کامل بودن را برآورده می‌کند. برای اثبات شرط دوم نیز چند ویژگی از سیستم عددی 3D-TOD را بیان می‌کنیم که به اثبات شرط دوم کمک می‌کند.

۱- در نیمه سمت راست سیستم عددی، جایگزینی‌های زیر امکان پذیر است:

$$\begin{aligned} 012 &\leftarrow 202 \\ 001 &\leftarrow 020 \end{aligned}$$

۲- در نیمه سمت چپ سیستم عددی، جایگزینی‌های زیر امکان پذیر است:

$$\begin{aligned} 210 &\leftarrow 202 \\ 100 &\leftarrow 020 \end{aligned}$$

بنابراین می‌توان گفت این سیستم قابلیت این را دارد که فاقد الگوهای ممنوعه 020 و 202 در سراسر کلمه کد خود باشد. لذا سیستم عددی 3D-TOD با دارا بودن دو شرط بالا، می‌تواند در کدگذاری اجتناب از همسنوایی استفاده شود.

در شکل ۴ الگوریتم نگاشت تولید کلمه‌های کد در سیستم عددی 3D-TOD نشان داده شده است. در این الگوریتم، در هر مرحله یک بیت از بردار خروجی، c_m ، و همچنین باقیمانده، r_m ، به عنوان ورودی مرحله بعد تولید می‌شود. در هر مرحله ورودی؛ کلمه داده d با پایه‌های متناظر در سیستم عددی مقایسه می‌شود. اگر پس از m امین مرحله بردار خروجی تولید شده $c_m, c_{m+1}, \dots, c_m$ ، عاری از الگوهای ممنوعه باشد با اضافه نمودن خروجی $m+1$ امین مرحله یعنی c_{m-1} الگوی ایجاد می‌شود. همچنان عاری از الگوی ممنوعه باقی می‌ماند. پیاده‌سازی کدگشا بسیار ساده‌تر است و تنها با استفاده از بردار پایه‌ها، ورودی را به بردار دودویی معادل تبدیل می‌نماید.

به منظور اجتناب از رخداد اشکال همسنوایی در گذرگاه سه مقداره پیش از وارد کردن داده بر روی سیم، محتوای هر یک از بسته‌ها با استفاده از مدار کدگذار کد می‌شود. در این فرآیند، محتوای بسته که یک کلمه داده به صورت $d = d_m, \dots, d_2, d_1$ است، توسط سیستم عددی $S = S_m, \dots, S_2, S_1$ به کلمه کد $c = c_k, \dots, c_2, c_1$ تبدیل می‌شود. در این سیستم عددی، S_i به ازای $1 \leq i \leq m$ برابر با وزن هر یک از موقعیت‌های سیمی برای تولید کلمه‌های کد است. همچنین m و k نیز به ترتیب عرض گذرگاه، پیش و پس از کد شدن هستند. در قسمت گیرنده، نیز برای تبدیل کلمه کد به کلمه داده عبارت $d = \sum_{i=1}^m c_i \times S_i$ محاسبه می‌شود. با این حال، از آنجا که سیستم عددی نقش مهمی را در تحمیل سربار مدارهای کدگذار و کدگشا دارد، بنابراین انتخاب یک سیستم عددی مناسب می‌تواند طراحان را در ارائه یک روش کدگذاری کارا و مؤثر یاری کند. به منظور تولید پایه‌های سیستم عددی به کمک الگوریتم پیشنهادی، رابطه (۱۱) که شامل دو معادله و m مجهول است، باید محاسبه گردد:

$$\begin{cases} \sum_{i=1}^m S_i < 2 \times T_m & \text{(الف)} \\ 1 \leq S_i < 2 \times T_m + i - 1 & \text{(ب)} \end{cases} \quad (11)$$

رابطه (۱۱) بیان می‌دارد که هر پایه سیستم عددی هم‌زمان باید دو شرط زیر را داشته باشد:

الف) مقادیر پایه‌های سیستم عددی نباید از حداکثر مقدار کاردینالیته که همان T_k است بیش‌تر شود.
ب) مقادیر پایه‌ها باید محدود به مقدار حداقل و حداکثر خود باشند.


با استفاده از این شروط پایه‌های سیستم عددی تولید می‌شوند و سپس با تخمین سربارهای آن می‌توان در مورد کارایی سیستم عددی انتخاب شده تصمیم‌گیری کرد.

۵-۴- سیستم عددی سه مقداره 3D-ToD

در ادامه، سیستم عددی پیشنهادی برای کدگذاری معرفی خواهد شد. این سیستم عددی که با استفاده از الگوریتم بخش قبل به دست آمده، قابل اعمال بر روی تراشه در هر عرض گذرگاهی خواهد بود و سربار بهینه‌ای دارد. با توجه به این حقیقت که سیستم عددی مورد استفاده در روش‌های کدگذاری سه مقداره تأثیر مستقیم بر سربارهای مدار کدگذار و کدگشا دارد، استفاده از سیستم عددی‌های کارا به صورت قابل توجهی می‌تواند سربارهای مدار کدگذار و کدگشا را کاهش دهد. در این راستا، پایه‌های سیستم عددی پیشنهادی بر اساس رابطه (۱۲) تولید می‌شود:

$$NS_{3D-TOD} = (S_m, S_{m-1}, \dots, S_{i+2}, S_{i+1}, S_i, \dots, S_1)$$

مورد نیاز برای نمایش کلمات کد. از آن جا که در تولید کلمه‌های کد در کدینگ اجتناب از همسنوایی، الگوهای گذار ممنوعه ۰۲۰ و ۲۰۲ برای کدگذاری‌های اجتناب از همسنوایی حذف می‌شوند، بنابراین انتظار می‌رود تا تعداد کلمه‌های عاری از الگوی ممنوعه تولید شده، نسبت به تعداد کلمات مورد نیاز برای نمایش در یک عرض مشخص، کاهش یابد. با این وجود، نتایج بررسی‌های ما نشان می‌دهد که تعداد کلمه کدهای قابل نمایش در سیستم عددی سه مقدار نسبت به سیستم عددی دو مقدار در یک عرض مشخص افزایش دارد. تعداد کلمات عاری از الگوی ممنوعه در گذرگاه دودویی و سه مقدار در کانالهایی با تعداد سیم متفاوت در شکل ۵ نمایش داده شده است. همان طور که مشخص است، استفاده از کدینگ سه مقدار، تعداد کلمات کد قابل نمایش عاری از الگوی ممنوعه را به بطور میانگین ۴۳٪ نسبت به کدینگ دو مقدار افزایش می‌دهد و این بهبود با افزایش عرض گذرگاه نیز ادامه دارد. نکته دیگری که باید در این تحلیل نتایج مورد بررسی قرار گیرد تعداد سیم‌هایی است که در کدینگ مختلف مورد نیاز است. به عبارت دیگر، با توجه به اینکه نیاز است تا در یک عرض گذرگاه مشخص، تمام کلمات کد مورد نمایش داده شوند، سیم‌های اضافه به سیستم تحمیل می‌گردد. در ادامه، در یک عرض مشخص از گذرگاه (m)، تعداد سیم‌هایی که کدینگ ارائه شده پیشنهادی برای نمایش نیاز دارد در مقایسه با سایر روش‌های ارائه شده مورد بررسی و مقایسه قرار گرفته است. همان طور که در شکل ۶ نمایان است، تعداد سیم اضافی که به واسطه استفاده از مدارات کدگذار/کدگشا مبتنی بر سیستم عددی 3D-TOD کاهش می‌یابد. هم چنین میزان بهبود در میزان سیم‌های تحمیلی در روش پیشنهادی نسبت به سایر روش‌ها در شکل ۷ نشان داده شده است. دلیل این مساله استفاده از سیستم عددی سه مقدار است که باعث می‌شود در یک عرض گذرگاه به جای استفاده از دو رقم ۰ و ۱، از سه رقم ۰، ۱ و ۲ استفاده شود که همین مساله توانایی نمایش در یک عرض مشخص را افزایش داده و باعث می‌شود که در تعداد سیم‌های تراشه صرفه جویی گردد.



شکل ۵: تعداد کلمات عاری از الگوی ممنوعه در گذرگاه دودویی و سه مقدار

```

3D - TOD(d)
if (i = m - 1) then
    if (d ≥ 2S[m/2]) then
        if (d ≥ 3S[m/2]) then
            c[m/2] = 2;
            r = d - 2S[m/2];
        else
            c[m/2] = 1;
            r = d - S[m/2];
        else
            if (d ≥ S[m/2]) then
                c[m/2] = 1;
                r = d - S[m/2];
            else
                c[m/2] = 0;
                r = u;
            if (r == odd) then
                r[m/2] = (r - 1)/2
            else
                r[m/2] = r/2
            for (i = [m/2]; to k; i++)
                if (ri-1 > 2Si) then
                    ci = 2;
                    ri = ri-1 - 2Si;
                else
                    if (ri-1 > Si) then
                        ci = 1;
                        ri = ri-1 - Si;
                    else
                        ci = 0;
                        ri = ri-1;
                    j = [m/2] + 1;
            for (j = [m/2]; to 2; j--)
                cj = cj;
                j = j + 1;
            if (r == odd) then
                c1 = ck + 1;
            else
                c1 = ck;
            return ck ... c2c1

```

شکل ۴: الگوریتم نگاشت تولید کلمه‌های کد در سیستم عددی 3D-TOD

۶- ارزیابی‌ها


در این بخش به ارزیابی و تحلیل نتایج روش کدگذاری ارائه شده در بخش ۵ خواهیم پرداخت. در این راستا، در ابتدا تعداد کلمات کد و سیم‌هایی که به واسطه استفاده از مدارات کدگذار/کدگشا مبتنی بر روش پیشنهادی به سیستم تحمیل و یا صرفه‌جویی می‌شوند، مورد بررسی قرار می‌گیرند. در گام بعدی، سربار تحمیلی مدارات کدگذار/کدگشای 3D-TOD از جمله مساحت اشغالی، توان مصرفی و تأخیر مسیر بحرانی که با استفاده از ابزار Design Compiler به‌دست آمده‌اند را بررسی خواهیم کرد.

۶-۱- سربار سیم‌ها

در بررسی سربار سیم‌های روش ارائه شده دو مساله باید مورد تحلیل قرار داده شود: (۱) تعداد کلمه کدهای قابل نمایش و (۲) تعداد سیم


از آن که طرح موردنظر سنتز شد و از درستی کارکرد آن پس از سنتز اطمینان حاصل شد، می‌توان اطلاعات دقیق‌تری مانند تأخیر مسیر بحرانی، مساحت، توان و سایر اطلاعات مفید را به دست آورد. حتی می‌توان در حین سنتز محدودیت‌هایی اعمال کرد که طرح سنتز شده دارای ویژگی‌های خاصی نظیر حداقل تأخیر، حداقل مساحت و یا توان را داشته باشد. در این پژوهش از این ابزار به منظور به دست آوردن مساحت واحدهای طراحی شده استفاده می‌شود. همچنین کتابخانه مورد استفاده ۴۵ نانومتر است. در هر آزمایش ۵۰۰ بسته داده تصادفی تولید شده تا مقادیر دقیق پارامترهای تأخیر، توان مصرفی پویا، توان مصرفی نشتی و مساحت واحدهای کدگذار/کدگشای روش 3D-TOD استخراج شوند. به جهت انجام مقایسه‌های عادلانه، تمامی آزمایش‌ها بر روی روش کدگذاری مبتنی بر فیبوناچی Fibo-CAC نیز به همان صورت تکرار شدند. همان‌طور که در ادامه خواهیم دید، روش 3D-TOD در تمامی موارد سربارهای کمتری نسبت به Fibo-CAC به شبکه روی تراشه تحمیل می‌کند. در ادامه به بررسی و مقایسه هر یک از این سربارها خواهیم پرداخت.

همان‌طور که در فصل گذشته اشاره شد، روش 3D-TOD مساحت سطح تراشه را از دو جهت افزایش می‌دهد، یکی سربار ناشی از سیم‌های اضافه‌شده به منظور نمایش کلمه داده مورد نیاز و دیگری سربار ناشی از واحدهای کدگذار و کدگشا برای اعمال الگوریتم ارائه شده است. در این راستا، میزان سربار مساحت اشغالی روش 3D-TOD و روش Fibo-CAC مقایسه می‌شود. همان‌گونه که پیش از این توضیح داده شد، مدار کدگذار روش 3D-TOD به دلیل ساختار بهینه‌ای که نسبت به روش Fibo-CAC دارد، دارای بهبود ۱۷/۸ درصدی سربار مساحت اشغالی نسبت به روش Fibo-CAC می‌باشد. نتایج در نمودار شکل ۸ برای عرض‌های گذرگاه ۸ تا ۶۴ سیم نشان داده شده است.




شکل ۸: مساحت اشغالی کدک 3D-TOD نسبت به Fibo-CAC

در این قسمت، هم چنین میزان سربار توان مصرفی پویا و توان مصرفی نشتی کدک در روش 3D-TOD و روش Fibo-CAC مقایسه می‌شود. نتایج سنتز مدار کدگذار/کدگشای دو روش نشان می‌دهد که روش کدگذاری 3D-TOD دارای بهبود ۱۳٪ سربار توان مصرفی پویا و نیز بهبود ۱۰٪ توان مصرفی ایستا نسبت به روش Fibo-CAC می‌باشد. نتایج در نمودار شکل ۹ و شکل ۱۰ برای عرض‌های گذرگاه ۸ تا ۶۴ سیم نشان داده شده است.



شکل ۶: درصد بهبود در سیم‌های تحمیلی به سیستم در روش‌های مختلف



شکل ۷: تعداد سیم برای نمایش کلمه کد با استفاده از روش‌های مختلف

۲-۶- سربار کدگذار/کدگشا

در این قسمت، به ارزیابی سربار کدگذار/کدگشا (کدک) روش کدگذاری سه مقدره 3D-TOD و مقایسه آن با کدگذاری Fibo-CAC خواهیم پرداخت. به جهت استخراج مقادیر دقیق سربارهای تأخیر، توان مصرفی و مساحت، روش 3D-TOD به کمک زبان سخت افزاری (VHDL) و مدل‌سازی شده است. در این راستا، واحدهای کدگذار/کدگشای مدل‌سازی شده به وسیله ابزار Synopsys Design Compiler در فناوری ۴۵ نانومتر سنتز شده است. Compiler ابزاری است که برای سنتز طراحی‌ها در زبان‌های Verilog و VHDL مورد استفاده قرار می‌گیرد. طراحی که به زبان Verilog پیاده‌سازی می‌شود، توسط این ابزار به سلول‌های استاندارد از کتابخانه سنتز می‌شود. اگر عملیات سنتز به درستی صورت گیرد، تغییری در عملکرد آن به وجود نخواهد آمد. پس


شکل ۱۱: مسیر بحرانی کدک 3D-ToD نسبت به کدک Fibo-CAC

۷- نتیجه گیری


هدف این مقاله، ارائه یک کدینگ اجتناب از همسنوایی برای مقابله با اشکال همسنوایی است. اشکال همسنوایی بسته به الگوهای گذاری که در کانال‌ها ظاهر می‌شود، باعث به وجود آمدن تاخیرهای زمانی مختلف می‌شود. برای ارزیابی و کم کردن تأخیر ناشی از اشکال همسنوایی، مدل‌های مختلف تأخیر برای اتصالات و سیم‌ها ارائه شده است. با کلاس‌بندی کردن الگوهای گذار در کلاس‌های مختلف و حذف الگوهای پرتاخیر می‌توان باعث کاهش اثرات اشکال همسنوایی در شبکه‌های روی تراشه شد. در این مقاله، با توجه به کلاس‌بندی الگوهای گذار در یک گذرگاه سه سطحی، یک روش کدگذاری سه مقداره با نام 3D-TOD ارائه شده است. روش 3D-TOD از سیستم عددی سه مقداره استفاده می‌کند که می‌تواند قابلیت سیستم عددی را در نمایش کلمه‌های افزایش دهد. بررسی‌های انجام‌شده نشان می‌دهد که کدینگ 3D-TOD در تمامی عرض‌های گذرگاه، سربار سیم و کدک را نسبت به کدهای مبتنی بر سیستم عددی دودویی فیبوناچی کاهش می‌دهد. بدین ترتیب می‌توان سربار مساحت ناشی از مدارات کدگذار و کدگشا را در کدگذاری‌های اجتناب از همسنوایی کاهش داد.

مراجع

- [1] A. Cilardo and E. Fusella, "Design automation for application-specific on-chip interconnects: A survey," *Integration, the VLSI Journal*, vol. 52, pp. 102-121, 2016.
- [2] B. E. Cheah, J. Kong, and K. C. Yong, "Crosstalk study of high speed on-package interconnects for multi-chip package," in *the Proceedings of the IEEE International Symposium on Electromagnetic Compatibility*, 2016, pp. 340-350.
- [3] B. Fu and P. Ampadu, "Error control for network-on-chip links," Springer, USA, 2012.
- [4] I. P. Vaisband, R. Jakushokas, M. Popovich, A. V. Mezhiba, S. KöseEby and G. Friedman, "Shielding Methodologies in the Presence of Power/Ground Noise," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 19, n. 8, pp. 1458 - 1468, 2011.
- [5] Q. J. Lu, Z. M. Zhu, Y. T. Yang, and R. X. Ding, "Analysis of propagation delay and repeater insertion in single walled carbon nanotube bundle interconnects," *Microelectronic Journal*, vol. 54, pp. 85-92, 2016.
- [6] Y. Hu, X. Cui, and Y. Ran, "Bus partitioning technique with crosstalk avoidance code," in *the Proceedings of the IEEE International Conference on Solid-State and Integrated Circuit Technology*, pp. 112-117, 2013.
- [7] M. Mehri and N. Masoumi, "A thorough investigation into active and passive shielding methods for nano-VLSI interconnects against EMI and crosstalk," *International Journal of Electronics and Communications*, vol. 69, no. 9, pp. 1199-1207, 2015.
- [8] ITRS, "The International Technology Roadmap for Semiconductors-2015 edition," [Online]. Available: <http://www.public.itrs.net>, 2015.
- [9] K. Hirose and H. Yasuura, "A bus delay reduction technique considering crosstalk," in *the Proceedings of the Conference on Design, Automation and Test in Europe*, pp. 441-445, 2010.
- [10] W. N. Flayyih, K. Samsudin, and S. J. Hashim, "Adaptive multibit crosstalk-aware error control coding scheme for on-chip communication," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 63, no. 2, pp. 166-170, 2016.




شکل ۹: توان مصرفی پویای کدک 3D-ToD نسبت به کدک CAC-Fibo.



شکل ۱۰: توان مصرفی نشستی کدک 3D-ToD نسبت به کدک Fibo-CAC

یکی از مهم‌ترین تأثیرات کاهش اغتشاش همسنوایی، کم شدن تأخیر کلی مدار و در نتیجه زمان‌بندی مطمئن‌تر برای مدار است. در این قسمت، میزان سربار تأخیر مسیر بحرانی روش 3D-TOD و روش Fibo-CAC مقایسه می‌شود. این سربار همان‌گونه که مشاهده می‌شود، دارای بهبود ۱۵٪ سربار تأخیر مسیر بحرانی نسبت به روش Fibo-CAC می‌باشد. در نمودار شکل ۱۱ برای عرض‌های گذرگاه ۸ تا ۶۴ سیم نشان داده شده است.



[۱۶] غلامرضا زارع فتین، سعیده نبی پور، جواد جاویدان، "طراحی یک دیکدر BCH بهینه جهت افزایش اطمینان در ذخیره سازی اطلاعات و تصحیح خطا در حافظه های فلش،" نشریه مهندسی برق دانشگاه تبریز، مقاله ۲۷، دوره ۴۶، شماره ۳ - شماره پیاپی ۷۷، پاییز ۱۳۹۵، صفحه ۳۱۹-۳۳۱.

[۱۷] محمدامین ثابت سروسستانی، بهنام قوامی، محسن راجی، "کاهش نرخ خطای نرم چندگانه مدارهای ترکیبی مبتنی بر اندازه گذاری دروازه ها بر مبنای پارامتر حساسیت،" نشریه مهندسی برق دانشگاه تبریز، مقاله ۹، دوره ۴۷، شماره ۲ - شماره پیاپی ۸۰، تابستان ۱۳۹۶، صفحه ۴۴۵-۴۵۶.

سیاسگزاری

این پژوهش با حمایت مالی دانشگاه تربیت دبیر شهید رجایی طبق قرارداد به شماره ۴-۱-۹۷ مورخ ۱۳۹۷/۱۱/۸ به شماره نامه ۱۹۰۶۳ و تاریخ ۹۸/۰۸/۲۷ انجام گرفته است.

- [11] M. Mutyam, "Fibonacci codes for crosstalk avoidance," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 20, no. 10, pp. 1899-1903, 2012.
- [12] ITRS, "The international technology roadmap for semiconductors - 2012 edition," Available at: <http://www.public.itrs.net>, 2012.
- [13] G. Chen, S. Nooshabadi, "Analysis and design of serial error correction code with crosstalk avoidance technique," in *the Proceedings of the IEEE International Conference Canadian Conference on Electrical and Computer Engineering*, pp. 1-4, 2017.
- [14] S. Liu, P. Reviriego, L. Xiao "Reducing the cost of triple adjacent error correction in double error correction orthogonal latin square codes," *IEEE Transactions on Device and Materials Reliability*, vol. 69, no. 9, pp. 269- 271, 2016.
- [15] S.Lee, "Adaptive error correction in Orthogonal Latin Square Codes for low-power, resilient on-chip interconnection network," *Microelectronics Reliability*, vol. 53, no. 3, pp. 509- 511, 2013.

زیر نویس ها

² Shielding

¹ Repeater