کاهش جریان دوقطبی در ترانزیستور اثرمیدان تونلی نانونوار ژرمانن با استفاده از همپوشانی گیت بر روی درین و کاهش میزان ناخالصی در ناحیه درین

امیرحسین بیانی'،دانشجوی دکتری؛ داریوش دیدبان'، دانشیار؛ نگین معزی'، استادیار

amirhossein.bayani@gmail.com- پژوهشکده علوم و فناوری نانو- دانشگاه کاشان- کاشان- ایران- dideban@kashanu.ac.ir ۲- دانشکده مهندسی برق و کامپیوتر- دانشگاه کاشان- کاشان- ایران- n.moezi@tvu.ac.ir

چکیده: در این پژوهش، کاهش جریان دوقطبی در ترانزیستور تونلی نانونوار ژرمانن برپایه نظریه تابعی چگالی و روش تابع گرین غیرتعادلی مورد بررسی قرار می گیرد. در این راستا با استفاده از دو روش پیشنهادی یعنی استفاده از همپوشانی گیت برروی درین و همچنین کاهش میزان دوپینگ سمت درین نسبت به سورس، میزان کاهش جریان تونلی ناشی از حفره ها مورد شبیه سازی و مطالعه قرار می گیرد. نتایج بهدستآمده با استفاده از نرم افزارهای کوانتوم اسپرسو و نانوتیکدویدز نشان دهنده این هستند که با امتداد طول گیت بر روی قسمتی از ناحیه درین، جریان دوقطبی کاهش می از می کیانت کاهش جریان با افزایش طول همپو شانی بی شتر می شود. از طرفی با کاهش میزان دوپینگ سمت درین نسبت به سورس مجددا کاهش جریان دوقطبی اتفاق می فتد. در ادامه با تلفیق هردو روش پیشنهادی مشاهده می شود که می توان به خوبی جریان دوقطبی را در این افزاره کاهش داد که این موضوع یک امر مهم در طراحی مدارات دیجیتال به حساب می آید.

کلیدواژهها: نانو نوار ژرمانن، ترانزیستور تونلی، جریان دوقطبی، همپوشانی گیت-درین، ناخالصی درین.

Reducing Ambipolar Current in Germanene Nanoribbon Tunneling Field Effect Transistor (GeNR-TFET) using Gate-Drain Overlap and Decreasing Doping Density in the Drain Side

A. H. Bayani¹, Ph.D student; D. Dideban², Associate Professor; N. Moezi³, Assistant Professor

1- Institute of Nanoscience and Nanotechnology, University of Kashan, Kashan, Iran, amirhossein.bayani@gmail.com

2- Department of Electrical and Computer Engineering, University of Kashan, Kashan, Iran, dideban@kashanu.ac.ir

3- Technical and Vocational University, Kashan, Iran, n.moezi@tvu.ac.ir

Abstract: In this research, we investigate the ambipolar current in germanene nanoribbon tunneling field effect transistor (GeNR-TFET) using combination of density functional theory (DFT) and non-equilibrium Green's function method (NEGF). We propose two different methods to reduce the ambipolar current in the GeNR-TFET: using overlapped gate metal to cover part of the drain side and the other idea is to decrease the doping density in the drain side. The results show that by extension of the metal gate on the drain region, the hole current from the drain to channel reduces and it is possible to reduce this current more by using longer overlapping length. Also, results prove that by decreasing the doping density in the drain side compared with the source region, the ambipolar current declines. We obtain that by mixing two proposed ways, the ambipolar current can significantly be reduced. Suppression of this ambipolar current is an important challenge in digital circuit design.

Keywords: Germanene nanoribbon, tunneling transistor, ambipolar current, gate-drain overlap, drain doping density.

تاریخ ارسال مقاله: ۱۳۹۶/۶/۱۱ و تاریخ اصلاح مقاله: ۱۳۹۶/۱/۱ و ۱۳۹۶/۱۱/۱ تاریخ پذیرش مقاله: ۱/۱۵ ۱/۱۹۹۷ نام نویسنده مسئول: داریوش دیدبان نشانی نویسنده مسئول: ایران – کاشان–کیلومتر ۶ بلوار قطب راوندی – دانشگاه کاشان–دانشکده مهندسی برق و کامپیوتر.

۱– مقدمه

نیاز اساسی در صنعت نیمهرسانای کنونی، ادامه کوچکسازی افزارههای الکترونیکی میباشد. این فرایند کوچکسازی از ابعادی با طول گیت ۳۰۰ میکرومتر شروع شده و تا به امروز به ابعاد ۱۰ نانومتر رسیده ا ست. این کوچک سازی ترانزیستورها مزایای بسیاری از جمله افزایش تعداد ترانزیستورها در یک مدار مجتمع و در نتیجه افزایش سرعت کلیدزنی مدارات را به دنبال دارد[۱، ۲]. همچنین تغییر مقیاس ولتاژ تغذیه که یکی از ضروریات این مبحث می با شد نیز باعث شده است توان مصرفی ادوات الکترونیکی کاهش چشمگیری داشته باشد. با رسیدن به ابعاد ۵۰ نانومتر، جریان خاموش افزاره یک چالش اساسی در ما سفتهای امروزی می با شد. جریان درین یک ما سفت تو سط شارش گرمایی از سورس به درین کنترل می شود. با افزایش ولتاژ گیت، سد پتانسیل بین سورس و درین کاهش یافته و این امر به نوبه خود باعث افزایش جریان درین می شود. این پدیده منجر به دو مشکل می شود: ۲- جریان خاموش بزرگ به علت ر سانندگی زیرآ ستانه و ۲- یک شیب زیرآستانه بزرگ. شیب زیرآستانه یک ماسفت برابر با تغییر مورد نیاز در ولتاژ گیت برای افزایش جریان درین بهازای یک دهه تعریف می شود. شیب زیر آستانه کوچک اجازه میدهد که یک نسبت بزرگ بین جریان روشن و خاموش سیستم ایجاد شده و از طرفی توان اتلافی در وضعیت خاموش نیز کوچک باشـد. اندازه شـیب زیرآسـتانه در ماسـفت توسـط رابطه زیر داده می شود:

$$SS = \left(\frac{d\left(\log_{10} I_{DS}\right)}{dV_G}\right)^{-1} = 2.3 \frac{kT}{q} \left(1 + \frac{C_d}{C_{ox}}\right) \tag{1}$$

که _bC ظرفیت خازنی ناحیه تهی و _{co} ظرفیت خازنی اکسید گیت می باشد. کمترین مقدار ممکن برای یک ماسفت در دمای اتاق با توجه به رابطه بالا برابر است با ۶۰mV/dec. بهعنوان مثال برای بهدست آوردن نسبت جریان روشن به خاموشی معادل ^۵ ۱۰۰ اعمال ولتاژ گیت ۳/۰۰=۵×۰/۶ ولت نیاز خواهد بود. از این رو مشکل خواهد بود که ولتاژ اعمالی کوچک شود اگر نسبت جریان روشن به خاموش بزرگی مورد نیاز باشد. به همین دلیل غلبه بر محدودیت جریان خاموش بزرگ و شیب زیرا ستانه ضعیف ما سفتهای سیلیکونی، نیازمند یک جایگزین میباشد.

یکی از این افزارهها، ترانزیستور تونلی میباشت [۷-۳]. ترانزیستورهای تونلی بهعلت تفاوت ا سا سی که با ما سفتها دارند می توانند شیب زیرآ ستانه کوچکتری دا شته با شند. در ما سفتها جریان وابسته به نشر گرمایی حاملهای آزاد در طول سد پتانسیل بین سورس

و درین میباشد. درحالی که جریان در ترانزیستورهای تونلی وابسته به تونلزنی حامل ها از میان سد بین باند ظرفیت سورس و باند ر سانش کانال میباشد. از آنجایی که این سد در حالت خاموش عریض میباشد، ترانزیستورهای تونلی جریان خاموش بسیار کوچکی را نشان میدهند.

همچنین جدا از شـیب زیرآسـتانه، ماسـفتها از اثرات دیگر کانال کوتاه نظیر کاهش سد القایی درین، انتقال بار از گیت به درین و ... رنج میبرند [۸]، در حالی که ترانزیسـتورهای تونلی نسـبت به اثرات کانال کوتاه کاملا ایمن هسـتند. از طرفی چون تنها تفاوت ترانزیسـتورهای تونلی با ماسـفتها در نوع دوپینگ آنها در ناحیه سـورس میباشـد، فرایند ساخت این گونه ترانزیستورها مشابه با ترانزیستورهای ما سفت سیلیکونی میباشد.

همان گونه که در پژوهش صورت گرفته در [۹] نشان داده شده است، در ترانزیستور تونلی نانونوار ژرمانن بهازای ولتاژ مثبت و منفی گیت، جریان تونلی برقرار است از این رو استفاده از این افزارهها در مدارات دیجیتال با محدودیت جدی مواجه است [۱۰]. روشهایی مانند کاهش میدان الکتریکی در سمت درین با افزایش فاصله گیت-درین، استفاده از دی الکتریک های نامتجانس و افزایش عرض ناحیه تهی در سمت درین با کاهش دوپینگ درین، برای کاهش جریان دوقطبی پیشنهاد شده است [۱۰]. این پژوهش با افزایش طول گیت به سمت درین بهازای مقادیر مختلف و همپوشانی گیت بر روی درین سعی در کاهش جریان دوقطبی دارد. همچنین با کاهش میزان دوپینگ ناحیه درین کاهش جریان دوقطبی مجددا مورد بررسی قرار می گیرد.

۲- روش محاسبات

روش محاسباتی در این قسمت همانند روش محاسباتی به کار رفته در پژوهش قبلی مولفان [۹] می با شد به این صورت که محا سبات ا صول اولیه برای بدست آوردن ساختار نواری ماده توسط روش تابعی چگالی و با استفاده از کد کوانتوم اسپر سو انجام شده است. برای به دست آوردن هامیلتونی بستگی قوی، توابع موج بلاخ به دست آمده از روش تابعی چگالی، تو سط کد ونیر به اور بیتال های بستگی قوی تبدیل می شوند. سپس هامیلتونی بستگی قوی به دست آمده تو سط روش تابع گرین و حل خود ساز گار معادله پوا سون، برای محا سبه مشخصه های الکترونی سی ستم به کار می رود که این کار تو سط کد نانوتیکد ویدز انجام شده است.

برای بهدستآوردن توابع بلاخ، ابتدا معادلات کوهن- شم به روش خودسازگار در منطقه اول بریلوئن حل می شوند و با در نظر گرفتن روش مونخورست- پک [۱۱]، بهازای هر مقدار k در منطقه اول بریلوئن،

مقادیر انرژی E متناظر بهد ست می آید که با استفاده از این مقادیر می توان ساختار نواری ماده و توابع بلاخ متناظر را بهد ست آورد. این توابع بلاخ بهدست آمده، توسط کد ونیر ۹۰ به توابع ونیر فوق جایگزیده (maximally-localized Wannier functions) تبدیل می شوند که یک روش سرراست برای بهدست آوردن خواص الکترونی یک سیستم می باشد [17]. به طور مشخص تر، ابتدا چگالی الکترونی حالت پایه سیستم تو سط کد (pw.x) SCF در نرم افزار کوانتوم اسپر سو محا سبه می شود سپس با استفاده از کد (pw.x) RSCF توابع موج سیستم به دست می آید. توابع موج بهدست آمده از مرحله قبل توسط کد دست 90.x

تابعی PBE [۱۳، ۱۴] بهمنظور تابعی تبادلی- همبستگی در محا سبات استفاده شده است که این تابعی یکی از توابع زیر مجموعه تقریب شیب تعمیم یاف ته (Generalized Gradient Approximation) برای تقر یب پتانسیل تبادلی- همبستگی در کد کوانتوم اسپر سو میباشد. همچنین انرژی قطع توابع موج ۱۶۰ ریدبرگ در نظر گرفته شدهاند که این مقدار با رسـم منحنی تغییرات انرژی کل سـیسـتم نسـبت به تغییرات انرژی قطع بهدسـت آمده اسـت. بهنحوی که در حدود انرژی قطع ۱۶۰ ریدبرگ، با افزایش انرژی قطع تغییرات انرژی کل ناچیز میباشـد. به منظور ایزوله سازی نانونوار مد نظر از ساختارهای دورهای ثانویه، ۱۲ و انمی و سـاختار شـبکه تعریفشـده ابتدایی، بهمنظور بهدسـتآوردن ساختار بهینه، ریلکس شدهاند تا اندازهای که بیشترین نیروی واردشده بر هر اتم Å۱۰ نوی (۱۵ ما هـ الا اندازهای که بیشترین نیروی واردشده بر هر اتم ۸۲ مریک (میباشد. برای بدست آوردن مشخصه های حالت پایه سیستم، تعداد نقاط ۵۱×۱×۱ در منطقه اول بریلوئن مورد استفاده قرار گرفته است.

برای بهد ست آوردن جریان عبوری از سی ستم، از روش تابع گرین
غیرتعادلی استفاده میشود که به صورت زیر بیان میشود:
$$I = \frac{2e}{h} \int Tr \Big[\Gamma_1(E) G_s(E) \Gamma_2(E) G_s^+(E) \Big] (f_L(E) - f_R(E)) dE$$
(٢)

که در این رابطه G تابع گرین سیستم است:
$$G^{R} = \left[ES - H + i \eta \right]^{-1} \tag{7}$$

همچنین (۲(*E* توصـیفکننده تزویج کانال و الکترودها و H هامیلتونی کل سیستم میباشد.

بهطور کلی برای بهدست آوردن جریان در این افزاره این گام ها را می توان پیمود: محاسب توابع خود - انرژی الکترودها، محاسبه تابع گرین تاخیری و سپس تابع گرین همبسته و سرانجام محاسبه ماتریس چگالی. ثانیاً، دو قسمت در پتانسیل هامیلتونی وجود دارد. یکی

پتانسیل تبادلی- همبستگی است، که برپایه نظریه تابعی چگالی است و دیگری پتانسیل الکتروستاتیک هارتری است که معمولا از حل معادله پواسون با درنظر گرفتن شرایط مرزی مناسب (شرایط مرزی تو سط اتصالات مشخص می شوند) به دست می آید که این کار توسط کد نانوتیکد ویدز انجام می پذیرد. به طور کلی فرایند محاسبه جریان با استفاده از نرم افزارهای ذکر شده به صورت زیر می باشد:



شکل ۱: فلوچارت محاسبه جریان خروجی از افزاره مورد نظر به روش خودسازگار و با استفاده از کد ترابرد الکترونی NanoTCAD ViDES بر پایه کد محاسباتی Quantum Espresso.

همان گونه که مشاهده می شود محا سبات با یک حدس اولیه برای چگالی بار شروع می شود و سپس هامیلتونی افزاره محا سبه می شود سپس اثر الکترودهای چپ و را ست از طریق تابع گرین به کانال اضافه می شود. در ادامه با استفاده از تابع گرین پراکندگی ماتریس چگالی غیرتعادلی سیستم بهد ست می آید که از روی آن می توان چگالی بار را مجددا محا سبه کرد. با بد ست آوردن مجدد چگالی بار و مقایسه آن با حدس اولیه و تکرار این کار می توان چگالی بار اصلی سیستم را به دست آورد. در انتها با دانستن چگالی بار اصلی سیستم را به دست خروجی نظیر جریان عبوری از ترانزیستور را به دست آورد.

۳- نتایج و بحث

در این قسمت ابتدا با افزایش طول گیت به سمت درین بهازای مقادیر مختلف، منحنی جریان برحسب ولتاژ گیت ترانزیستور تونلی نانونوار ژرمانن بهدست آورده شده و با حالت بدون همپوشانی گیت بر روی

درین مقایسه می گردد. لازم به ذکر است که طول کانال ترانزیستور ۱۰ نانومتر است که از نانونوار ژرمانن تشکیل یافته است. میزان دوپینگ اعمالی به ناحیه سورس و درین به یک اندازه بوده و برابر است با ۰/۰۱ دوپینگ بر هر اتم که ناحیه سورس دارای دوپینگ نوع g و ناحیه درین دوپینگ n می باشد. همچنین نتایج با درنظر گرفتن دمای اتاق (۳۰۰ کلوین) به دست آمدهاند. نمایی از ترانزیستور تونلی مورد بحث در شکل ۲ آورده شده است. شکل ۲ الف نمایش دهنده ترانزیستور قبل از همپو شانی گیت بر روی درین و شکل ۲-ب بعد از همپو شانی گیت بر روی درین می باشد. Lov نشان دهنده طول همپوشانی می باشد. هر سه ناحیه افزاره مورد نظر از یک نانونوار ژرمانن ساخته شده است که طول کانال آن برابر ۱۰ نانومتر می باشد.



شکل ۲: الف) ترانزیستور تونلی نانونوار ژرمانن بدون همپوشانی گیت بر روی درین، ب) با همپوشانی گیت بر روی درین.

برای توضیح مسئله به صورت شماتیک ساختار باندی ترانزیستور تونلی قبل و بعد از همپوشانی گیت ر سم شده است. همان گونه که در شکل ۳ب مشاهده می شود زمانی که همپو شانی رخ میدهد به علت تغییر باند رسانش و ظرفیت ناحیه درین با اعمال ولتاژ گیت منفی، عرض سد تونلی در این ناحیه نسبت به حالت بدون اعمال همپو شانی (شکل ۳-الف) افزایش مییابد و از این رو تونل زنی درین-کانال و در نتیجه جریان دوقطبی کاهش مییابد.





در شکل ۴ مشخصه انتقالی ترانزیستور تونلی نانونوار ژرمانن در دوحالت با و بدون همپوشانی گیت بر روی درین بهازای طول همپوشانی یک و سه نانومتر رسم شده است. مشاهده می شود با اعمال همپوشانی، جریان سمت چپ شاخه که ناشی از تونلی زنی حفرهها از سمت درین

به کانال میباشد کاهش یافته است که این کاهش جریان با افزایش طول همپوشانی زیاد میشود. این اثر در ترانزیستور تونلی بر پایه سیلیسیوم نیز مشاهده شده است که با افزایش طول همپوشانی گیت بر روی درین می توان جریان دوقطبی را کاهش داد [۱۰].



شکل ۴: مشخصه انتقالی ترانزیستور نانونوار ژرمانن زمانی که گیت بر روی درین نیز قرار دارد بهازای طول همپوشانی یک و سه نانومتر.

در ادامه به منظور کاهش جریان دوقطبی به ازای مقادیر ولتاژ منفی گیت، میزان دوپینگ ناحیه درین از ۰/۰۱ دوپینگ برهراتم به ۰/۰۰۷ و ۰/۰۰۹ تغییر داده شده و مشخصه انتقالی ترانزیستور مجددا محاسبه می گردد. به منظور توجیه مسئله لازم است نگاهی به فرمولاسیون جریان تونلی بیندازیم. در معادله ۴ مشاهده می شود که جریان تونلی به احتمال تونلی ایندازیم. در معادله ۴ مشاهده می شود که جریان تونلی به احتمال تونلی ایندازیم. در معادله ۴ مشاهده می شود که جریان تونلی و که است ایندازیم. در معادله ۲ مشاهده می شود که جریان تونلی به احتمال تونلی در معادله ۴ مشاهده می شود که جریان تونلی و در یان تونلی بیندازیم. در معادله ۴ مشاهده می شود که جریان تونلی و که است ایندازیم. در معادله ۴ مشاهده می شود که جریان تونلی و در یان تونلی به احتمال تونل زنی که با ۲۰۸۳ نمایش داده شده است وابسته است و این پارامتر با تغییر میزان دوپینگ در ناحیه سورس و او سته است و این پارامتر با تغییر میزان دوپینگ در ناحیه سورس و درین تغییر می کند و در واقع متناسب با عکس غلظت دوپینگ می باشد [۵۱، ۱۶]. به نحوی که با افزایش میزان دوپینگ لاندا کاهش یافته و در نتیجه احتمال تونل زنی افزایش می یابد. از این و به منظور کاه را بین و در نتیجه احتمال تونل زنی افزایش می یابد. از یان و به منظور کاه می یافته می باشد [۵۱، ۱۶]. به نحوی که با افزایش می یابد. از این و به منظور کاه گاه می می می می در این و به منظور کاه گاه می می مانل دوپینگ در ناحیه درین و در نتیجه احتمال تونل زنی افزایش می یابد. از این و پینگ ما می و در می می داده می شود.

$$I_{d} = \frac{2e}{h} W \int_{E_{V}^{ch}}^{E_{c}^{S}} dET(E) [f_{s}(E) - f_{d}(E)]$$

$$T_{WKB} \approx \exp\left(-\frac{4\Lambda \sqrt{2m^{*}E_{g}^{-3/2}}}{3|e|\hbar(\Delta\Phi + E_{g})}\right)$$

$$(\Delta)$$

در شکل ۵ مشاهده می شود که با کاهش هرچه بیشتر میزان دوپینگ در ناحیه درین، جریان شاخه سامت چپ که مربوط به تونل زنی از درین به کانال میباشاد، کاهش مییابد. میتوان رفتار مشابهی را در ترانزیساتور تونلی اثر میدان با کانال سایلیکونی مشاهده کرد که با

کاهش میزان غلظت دوپینگ در ناحیه درین، جریان دوقطبی کاهش می ابد [۱۷].



شکل ۵: مشخصه انتقالی ترانزیستور تونلی بهازای مقادیر مختلف دوپینگ در ناحیه درین.

همان گونه که در قسمت های قبلی مشاهده گردید، با افزایش طول همپوشانی گیت بر روی درین و همچنین کاهش میزان دوپینگ در ناحیه درین، می توان جریان ناشی از ولتاژ های گیت منفی را کاهش داد که یک امر بسیار ضروری در کاربرد مدارات دیجیتال می با شد. به همین منظور جهت کاهش بیشتر جریان دوقطبی، با ترکیب هر دو روش بالا و استفاده از طول همپوشانی ۳ نانومتر و همچنین میزان دوپینگ ۲۰۰۵ دوپینگ بر واحد اتم در ناحیه درین، مجددا منحنی جریان بر حسب ولتاژ گیت به دست آورده شده است که در شکل ۵ قابل مشاهده است. به منظور مقایسه بهتر، نتایج مربوط به دوحالت قبلی نیز در شکل ۶ آورده شده است.



شکل ۶: کاهش هرچه بیشتر جریان دوقطبی با بهکاربردن همزمان میزان دوپینگ کمتر در ناحیه درین و همچنین استفاده از همپوشانی گیت بر روی درین.

۴- نتیجهگیری

در این مقاله با استفاده از شبیه سازی ا صول اولیه بر پایه نظریه تابعی چگالی و تابع گرین غیرتعادلی، م شخ صه انتقالی ترانزی ستور اثر میدان تونلی نانونوار ژرمانن را در دو حالت همپوشانی گیت بر روی درین و حالت دوپینگ غیر متقارن بین سورس و درین بهدست آورده شده است. نتایج بهدست آمده نشاندهنده این موضوع هستند که با افزایش طول همپوشانی گیت بر روی درین میتوان جریان ناشی از اعمال ولتاژ گیت منفی را کاهش داد که منجر به کاهش جریان دوقطبی می شود. همچنین با کاهش میزان غلظت دوپینگ در ناحیه درین نسبت به ادامه با ترکیب هر دو روش اشاره شده مشاهده شد که جریان دوقطبی نا شی از تونل زنی حامل ها از سمت درین به کانال با کاهش بی شتری روبرو می شود. کاهش جریان دوقطبی در افزاره های تونلی یک امر

مراجع

- [۱] مهسا مهراد و میثم زارعی، «ارائه ساختار نوین ترانزیستور اثر میدان سیلیسیم روی عایق دو گیتی با پنجره اکسید در درین گسترده شده به منظور کاربرد در تکنولوژی نانو» مجله مهندسی برق دانشگاه تبریز، جلد ۴۷، شماره ۲، صفحات ۲۲۷–۱۳۹۶، ۱۳۹۶
- [۲] حامد نجفعلی زاده، علی اصغر اروجی، «طراحی ساختاری از ترانزیستور ماسفت دوگیتی با به کارگیری دو ماده، اکسید هافنیوم(PHO2) و سیلیسوم-ژرمانیوم (SiGe) در کانالی از جنس سیلیسیم (DM-DG)» مجله مهندسی برق دانشگاه تبریز، جلد ۴۷، شماره ۱، صفحات ۲۹۹-۱۳۹۶.
- [3] A. C. Seabaugh and Q. Zhang, "Low-Voltage Tunnel Transistors for Beyond CMOS Logic," *Proc. IEEE*, vol. 98, no. 12, pp. 2095– 2110, 2010.
- [4] A. M. Ionescu and H. Riel, "Tunneling Field-Effect Transistors as Energy-Efficient Electronic Switches," *Nature*, vol. 479, pp. 329– 337, 2011.
- [5] S. Saurabh and M. J. Kumar, "Estimation and Compensation of Process Induced Variations in Nanoscale Tunnel Field Effect Transistors (TFETs) for Improved Reliability," *IEEE Trans. on Device and Materials Reliability*, vol. 10, pp. 390–395, 2010.
- [6] M. J. Kumar and S. Janardhanan, "Doping-less Tunnel Field Effect Transistor: Design and Investigation," *IEEE Trans. Electron Devices*, vol. 60, pp. 3285–3290, 2013.
- [7] M. S. Ram and D. B. Abdi, "Single Grain Boundary Tunnel Field Effect Transistors on Recrystallized Polycrystalline Silicon: Proposal and Investigation," *IEEE Electron Device Letters*, vol. 35, no. 10, pp. 989–992, 2014.
- [8] A. Chaudhry and M. J. Kumar, "Controlling Short-Channel Effects in Deep Submicron SOI MOSFETs for Improved Reliability: A Review," *IEEE Trans. on Device and Materials Reliability*, vol. 4, pp. 569–574, 2004.
- [9] A. H. Bayani, D. Dideban, M. Vali and N. Moezi "Germanene nanoribbon tunneling field effect transistor (GeNR-TFET) with a 10 nm channel length: analog performance, doping and temperature effects," *Semiconductor Science and Technology*, vol. 31, no. 4, 2016.

approximation for exchange and correlation," *Phys. Rev. B*, vol. 46, pp. 6671–87, 1992.

- [15] E. Gnani, A. Gnudi, S. Reggiani and G. Baccarani, "Drain-Conductance Optimization in Nanowire TFETs by Means of a Physics-Based Analytical Model," *Solid State Electronics*, vol. 84, pp. 96–102, 2013.
- [16] S. M. Sze and Kwok K. NG, *Physics of semiconductor devices*, 3rd edition. John Wiley & Sons; 2006.
- [17] A. Shaker, M. E. Sabbagh and M. M. El-Banna, "Influence of Drain Doping Engineering on the Ambiploar conduction and High-Frequency Performance of TFETs," *IEEE Trans. Electron Device*, vol. 64, no. 9, pp. 3541-3547, 2017
- [10] D. B. Abdi and M. J. Kumar, "Controlling ambipolar current in tunneling FETs using overlapping Gate-on-Drain," *Journal of Electron Devices Society*, vol. 2, no. 6, 2014.
- [11] H. J. Monkhorst and J. D. Pack, "Special points for Brillouin-zone integrations," *Phys. Rev. B*, vol. 13, pp. 5188, 1976.
- [12] A. A. Mostofi, J. R. Yates, Y. Lee, I. Souza, D. Vanderbilt and N. Marzari, "wannier90: A tool for obtaining maximally-localized Wannier functions," *Computer Physics Communications*, vol. 178, no. 9, pp. 685-699, 2008.
- [13] J. P. Perdew, K. Burke and Y. Wang. "Generalized gradient approximation for the exchange-correlation hole of a many electron system," *Phys. Rev. B*, vol. 54, pp. 16533–9, 1996.
- [14] J. P. Perdew, J. A. Chevary, S. H. Vosko, K. A. Jackson, M. R. Pederson, D. J. Singh and C. Fiolhais. "Atoms, molecules, solids, and surfaces: applications of the generalized gradient