# آینه جریان سریع و مقاوم در برابر ناهمجوری ترانزیستورها

حسن فرجی بگتاش'، استادیار

۱ - دانشکده مهندسی برق - دانشگاه صنعتی سهند - تبریز - ایران - hfaraji@sut.ac.ir

چکیده: در این مقاله، یک ساختار جدید برای آینه جریان معرفی شده است که ضمن ارائه پهنای باند فرکانسی و سیع، مقاومت بالایی را نیز در برابر تغییرات تصادفی پروسه ساخت و ناهمجوری ترانزیستورها از خود نشان میدهد. پاسخ فرکانسی و همچنین دقت و صحت انتقال جریان مدار پیشنهاد شده با این دو مشخصه آینه جریان ساده مقایسه شده است. برای برر سی اثرات تغییر پارامترهای نا شی از فرایند ساخت و ناهمجوری ترانزیستورها از شبیهسازی Monte Carlo بهره گرفته شده است. برای مقایسه عملکرد مدار پیشنهادی با آینه جریان ساده، پارامتر انحراف معیار از میانگین، بهعنوان معیار سنجش دقت و صحت آینه جریانها مورد استفاده قرار گرفته است. نتایج شبیهسازیها نشان میدهد در شرایطی که انحراف معیار از میانگین بهعنوان معیار سنجش دقت و صحت آینه جریانها مورد استفاده قرار گرفته است. نتایج شبیهسازیها نشان میدهد در شرایطی که انحراف معیار از میانگین جریان خروجی قابل قبول برابر با ۵/۵ درصد باشد، مدار پیشنهادی حداقل ۲/۸ برابر سریعتر از آینه جریان ساده عمل می کند. شرایط شبیهسازی برای هر دو مدار کاملاً یکسان انتخاب شده است.

واژههای کلیدی: آینه جریان، سرعت عملکرد بالا، خطای انتقال جریان کم، پهنای باند فرکانسی زیاد، مقاوم در برابر تغییرات ناشی از فرایند ساخت.

# Mismatch Tolerant, Wide Bandwidth Current Mirror

H. Faraji Baghtash<sup>1</sup>, Assistant Professor

1- Faculty of Electrical Engineering, Sahand University of Technology, Tabriz, Iran, Email: hfaraji@sut.ac.ir

**Abstract:** In this paper, A new structure for current mirror is presented, which beside the wide operating frequency bandwidth, it shows high resilient against transistor mismatch and technology process uncertainties, as well. The frequency characteristic of proposed current mirror and its robustness against mismatch and process variations are compared with that's of simple current mirror. To investigate the effects of mismatch on current transfer accuracy, we used Monte Carlo simulations. To compare the robustness of the two current mirror structures, we used standard deviation as a reliable merit. The simulation results prove that the proposed structure operates at least 2.5 times faster than the simple current mirror at standard deviation of 5.5 %. At all the simulations the biasing condition of two structures have chosen to be equal.

Keywords: Current mirror, fast frequency response, low current transfer error, wide frequency bandwidth, process tolerant.

تاریخ ارسال مقاله: ۱۳۹۵/۰۷/۲۸ تاریخ اصلاح مقاله: ۱۳۹۵/۱۰/۷ و ۱۳۹۶/۰۴/۱۲ تاریخ پذیرش مقاله: ۱۳۹۶/۰۵/۰۹ نام نویسنده مسئول: حسن فرجی بگتاش نشانی نویسنده مسئول: ایران – تبریز – شهر جدید سهند – دانشگاه صنعتی سهند – دانشکده مهندسی برق.

## ۱– مقدمه

روند کوچک شـدن اجزاء در تکنولوژی سـاخت قطعات نیمههادی، مزیتهای بسیاری را در عملکرد مدارهای مجتمع آنالوگ و دیجیتال ایجاد کرده است. واضح است که کوچکتر شدن ابعاد ترانزیستورها باعث افزایش سرعت کار مدارها می شود اما کاهش ولتاژ تغذیه مدار که در راستای کاهش ابعاد ترانزیستورها انجام می گیرد، هرچند سبب کاهش توان مصرفی مدارها میشود اما، معمولاً مشخصات مدارهای آنالوگ نظیر گستره دینامیکی و مقاومت خروجی را خرابتر میکند. از طرف دیگر طراحی مدارهای با توان مصرفی کم و مخصو صاً مدارهایی که در وسایل قابل حمل استفاده می شوند، محدویتهای بیشتری را بر روی عملکرد ساختارهای مداری مختلف اعمال می کند. آینههای جریان نیز بهعنوان یکی از اصلی ترین و پرکاربردترین مدارهای آنالوگ از این امر مستثنی نیستند. مشخصههایی نظیر خطای انتقال جریان و مقاومت ورودی بسیار کم، مقاومت خروجی بسیار زیاد، پهنای باند فرکانسی و گستره دینامیکی بزرگ همواره در طراحی آینههای جریان مورد انتظار می با شند. هر اندازه ساختار در برآوردن این نیازها موفق تر با شد، آینه جریان طراحی شده رفتار نزدیکتری را به رفتار یک آینه جریان ایدهآل از خود نشان خواهد داد. متأسفانه، امروزه محدودیتهای ناشی از رشد تکنولوژی، ر سیدن به این نیازمندیها را تا حد زیادی با مشکل مواجه کرده است. کارهای بسیاری را میتوان یافت که در زمینه رفع مشکلات ناشی از کاهش ولتاژ در مدارهای آینه جریان تلاش کردهاند [۱-۴]. همچنین بعضی روشهای منا سب برای ولتاژهای کاری پایین از جمله روشهای رانش بدنه، گیت شناور، زیرآ ستانه، و خود-ستونی در منابع مختلف پیشنهاد شدهاند [۵–۹].

یکی از ساختارهای پرکاربرد آینه جریان برای کار در ولتاژهای پایین، آینه جریان معروف به آینه جریان ساخونی کم ولتاژ اسات. این مدار مشخصاتی نظیر ولتاژهای ورودی و خروجی نسبتاً پایین، مقاومت خروجی نسبتاً بالا و مقاومت ورودی و خطای انتقال جریان نسبتاً پایین ارائه میدهد. سادگی این مدار در کنار مشاخصاهای مداری نسابتاً خوب، این آینه جریان را به یک مدار پراساخفاده در کاربردهای مختلف تبدیل کرده است. در کنار این آینه جریان، کارهای بسیار دیگری را نیز میتوان یافت که هر یک بهنوعی در راساتای بهبود مشاخصاهای آینههای جریان کوشاد [۱۰ – ۱۳]. بهطور عمده هدف نهایی اکثر کارها کاهش خطای انتقال جریان بوده اسات بهطوری که هر یک به روشی کوشیده است خطاهای ساختاری و سیستماتیک انتقال جریان را

در کنار خطا های سیستمی انتقال جریان، که به خطای سیستماتیک طراحی مرتبط هستند، نوع دیگری از خطا نیز وجود دارد که عمدتاً به دلیل تصادفی بودن فرایند ساخت قطعات نیمهر سانا ایجاد می شود. از جمله این خطاها میتوان به ناهمجوری ابعاد ترانزی ستورها، سطح ناخالصیها، و ضخامت اکسید گیت اشاره کرد. خطاهای ناشی از

فرایند ساخت درنهایت به ناهمجوری در پارامترهای الکتریکی نظیر ناهمجوری ولتاژ آستانه، هدایت خروجی و هدایت انتقالی، و اندازه جریان ترانزیستورها ترجمه شده و صحت و دقت انتقال جریان را محدود می سازند. میزان این خطاها بسیار وابسته به تکنولوژی ساخت ا ست [۱۴]. اما نکته مهم این ا ست که میزان خطاهای نا شی از فرایند ساخت در قطعات کوچکتر و تکنولوژیهای جدیدتر با امکان ساخت المانهای کوچکتر بیشتر است [۱۴]. بهعنوان مثال انحراف معیار طول کانال در تکنولوژی ۴۰۰ نانومتر حدود ۲۰ نانومتر [۱۵] و در تكنولوژی ۳۵ نانومتر حدود ۴ نانومتر [۱۶] گزارش شـده اسـت. همچنین میزان انحراف معیار برای پارامتر ولتاژ آ ستانه یک ترانزی ستور با ابعاد کمینه حدود ۱۰ میلیولت در تکنولوژی ۹۰ نانومتر، حدود ۳۰ میلیولت در تکنولوژی ۵۰ نانومتر و حدود ۴۰ میلیولت در تکنولوژی ۲۵ نانومتر گزارش شده است [۱۷]. بهعلاوه میزان تغییرات حدود ۰/۱ آنگستروم برای ضخامت اکسید ۱۰ آنگستروم گزارش شده است [۱۸]، که این میزان خطا می تواند حدود ۱۰ میلی ولت ولتاژ آستانه ترانزیستور را جابجا كند [١٩].

بهدلیل وجود این نوع خطا، حتی درصورتی که به فرض بتوان طرحی ارائه داد که خطاهای سیستماتیک را به صفر برساند، هنوز مقدار خطای انتقال جریان به دلیل خطاهای ناشی از فرایند ساخت قابل توجه خواهد بود. بهرغم کارهای فراوانی که در زمینه کاهش خطاهای سیستمی انجام شده [۱۱، ۱۲]، متأسفانه کارهای بسیار کمی را می توان یافت که در زمینه کاهش خطاهای ناشی از فرایند ساخت کو شیده با شند. این در حالی است که با روند جاری تکنولوژی ساخت قطعات نیمهر سانا که به سمت کوچک تر شدن هر چه بیشتر ابعاد قطعات حرکت می کند، خطا های ناشی از فرایند ساخت و عدم قطعیت المان ها در تکنولوژی های جدیدتر بیشتر از تکنولوژی های قدیمی تر بوده و اثر

در [۲۰-۲۲] پیشنهادهایی برای بهبود یک سانی ترانزی ستورها ارائه شده است. این روشها عمدتاً به روشهای جانمایی اشاره دارند و با ارائه ساختارهای هممرکز در جانمایی ترانزیستورها کوشیدهاند خطاهای ناشی از عدم قطعیت را به حداقل بر سانند. اما روشهای مذکور در اکثر موارد به پیچیدگی جانمایی طرح اضافه کرده و موارد استفاده محدودی دارند. متداول ترین روشی که توسط اکثر طراحان برای تخفیف اثر ناهمجوری ترانزیستورها است. در این حالت معمولاً و برحسب این که بزرگتر برای ترانزیستورها است. در این حالت معمولاً و برحسب این که چه مقدار خطای انتقال جریان قابل تحمل باشد، طول ترانزیستورها ۲، اندازه سایر پارامترها و المانهای مدار بر اساس آن طراحی میشود. این روش تا اندازه زیادی کارآمد بوده و پاسخگوی بسیاری از نیازمندیهای مدار ا ست اما، نکتهای که در این خصوص وجود دارد این ا ست که در روش مذکور ابعاد ترانزیستورها و در نتیجه خازنهای پارازیتی آنها افزایش یافته و درنتیجه آن، فرکانس قطع مدار کاهش مییابد. ازاینرو،

در کاربردهایی که در آنها همزمان نیاز بهسرعت و دقت زیاد است، استفاده از این روش چندان مؤثر نخواهد بود.

در مقاله حاضر ساختاری برای آینه جریان پیشنهاد شده است که ضـمن کاهش مشـهود در مقدار خطای انتقال جریان، در مقایسـه با روشهای دیگر، عملکرد فرکانسـی بهتری نیز از خود نشـان میدهد. مدار پیشـنهاد شـده با جدا کردن خازن بزرگ مربوط به گیت-سورس ترانزی ستورهای آینه از ورودی مدار و در نتیجه کاهش امپدانس ورودی آینه جریان، امکان افزایش اندازه ترانزیستورهای آینه بهمنظور دستیابی به ناهمجوری کمتر با حداقل افزایش در امپدانس ورودی مدار را می سر ساخته و در نتیجه امکان بهبود همزمان دقت و پاسخ فرکانسی مدار را فراهم میسازد.



شکل ۲ : شمای آینه جریان پیشنهادی

### ۲- تشریح عملکرد مدار

شمای یک آینه جریان ساده (SCM) در شکل ۱ نشان داده شده است. در این آینه جریان خطای ناشی از فرایند ساخت بهطور مستقیم به یک سانی و همجوری ترانزی ستورهای M1-M2 بستگی دارد. ازاینرو، با انتخاب ترانزیستورهای با طول بزرگتر میتوان به مقدار قابلتوجهی خطای انتقال جریان را کاهش داد. اما با انتخاب ترانزیستورهای بزرگتر، متأسفانه میزان خازن گره ورودی هم بزرگتر میشود. بطوری که عملاً با دو برابر شدن ابعاد ترانزیستورهای ورودی، خازن ورودی چهار برابر خواهد شد. این امر پا سخ فرکانسی مدار را به شدت تحت تأثیر قرار میدهد. با این پیشفرض میتوان گفت اگر به طریقی بتوان وابستگی خازن ورودی به ابعاد ترانزیستورهای آینه را حذف و یا حداقل تأثیر آن را کم کرد، میتوان امیدوار بود که ضمن حفظ عملکرد فرکانسی مدار، خطای انتقال جریان نیز کاهش مییابد.

شکل ۲ شمای آینه جریان پیشنهاد شده (PCM) برای رسیدن به این هدف را نشان میدهد. عملکرد این مدار بسیار شبیه عملکرد مدار آینه جریان ســتونی کم ولتاژ اســت. با این تفاوت که سـورس ترانزیستورهای ستونی به یکدیگر متصل شده و ترانزیستورهای آینه

M1-M2 با یکدیگر ترکیب شده و ترانزیستور Mf را در مدار پیشنهادی حاصل کرده است. اندازه این ترانزیستور باید بهاندازه دو برابر M2/M1 انتخاب شود. همچنین می توان از دو ترانزیستور با ابعادی به اندازه ترانزیستورهای M2/M1 استفاده کرد که در آن صورت تنها تفاوت با مدار آینه جریان ســتونی کم ولتاژ در اتصـال سـورس دو ترانزیسـتور کسیکود به یکدیگر خواهد بود. با این روش، دیگر ترانزیسیتور Mf تعیین کننده اصلی دقت یا خطای انتقال جریان نخواهد بود بلکه، دقت آینه جریان توسط ترانزیستورهای M1-M2 مدار پیشنهادی (شکل ۲) تعیین می گردد. این در حالی است که خازن ورودی با اندازه خازن ترانزیستور Mf مشخص میشود. حال می توان بدون تغییر ابعاد ترانزیستور Mf (و در نتیجه خازن ورودی) ابعاد ترانزیستورهای -M1 M2 را برای کاهش خطای انتقال جریان بزرگتر کرد. در نتیجه می توان آینه جریانی با خطای انتقال کمتر و عملکرد فرکانسی بهتری را در مقایسه با آینه جریانهای ساده یا ستونی طراحی کرد. البته باید توجه داشت که در اینجا منظور، خطای ناشی از ناهمسانی ترانزیستورها است نه خطاهای سیسیتماتیک دیگر. طبیعی است درصورتیکه کاهش خطاهای سیستماتیک هم مد نظر باشد، باید از روشهایی که به این منظور و در مراجع مختلف یی شنهاد شدهاند در کنار روش پی شنهادی بهره گرفت.

#### ۳- تحلیل پاسخ فرکانس بالای مدار پیشنهادی

با در نظر گرفتن شـکل ۱ میتوان نشـان داد که بهطور تقریبی پاسـخ فرکانسی مدار آینه جریان ساده از رابطه زیر قابل محاسبه است:

$$Ai(s) = \frac{Iout}{Iin} = \frac{g_{m2}}{g_{m1}} \frac{\left(1 - s\frac{c_{gd2}}{g_{m2}}\right)}{\left(1 + s\frac{2c_{gs1,2}}{g_{m1}}\right)} \tag{1}$$

با دقت در رابطه (۱) می توان دریافت که آینه جریان ساده یک قطب در فرکانس *f*<sub>T</sub>/2 (نصف فرکانس قطع ترانزیستور) و یک صفر سمت راست در فرکانسهای بالاتر دارد. با فرض اندازه یکسان برای ترانزیستور های M1-M2 می توان گفت که صفر تابع تبدیل در فرکانسهایی حدود چهار برابر فرکانس قطب مدار اتفاق می افتد. حال با در نظر گرفتن مدار پیشنهادی (شکل ۲) می توان مدار معادل سیگنال کوچک و فرکانس بالای آن را مطابق شکل ۳ به دست آورد.



برای مدار نشـان داده شـده در شـکل ۳ میتوان روابط تابع تبدیل فرکانس بالا را به شرح زیر نوشت:

$$Ai(s) = \frac{Iout}{Iin} = \frac{(g_{m2} + g_{ds2} + sc_{ds2})(g_{mf} - g_{ds2} - sc_z)}{(g_{mf} - g_{ds1} - sc_z)(g_{m1} + g_{ds1} + sc_z) + Z_2}$$
(Y)

که در آن Z<sub>2</sub> از رابطه (۳) داده میشود.

$$z_{2} = ((c_{in} + c_{z})s + g_{ds1}) (g_{m1} + g_{m2} + g_{ds1} + g_{ds2} + g_{dsf} + (c_{d} + c_{z})s)$$
(7)

با در نظر گرفتن پارامترهای مدار و انجام برخی تقریبها میتوان رابطه (۲) را بهصورت رابطه (۴) ساده کرد.

$$Ai(s) = \frac{g_{m2}g_{mf}\left(1 + \frac{sc_{ds2}}{g_{m2}}\right)\left(1 - \frac{sc_z}{g_{mf}}\right)}{g_{m1}g_{mf} + (g_{mf} - g_{m1})c_z + bs + as^2}$$
(\*)

که در آن a و b به ترتیب از روابط (۵) و (۶) داده میشوند:

$$b = (g_{m1} + g_{m2})(c_{in} + c_z) + g_{ds1}(c_d + c_z)$$
( $\Delta$ )

$$b = (c_{in}c_d + c_{in}c_z + c_zc_d)$$
(9)

با فرض gmj=2gm1=2gm2 و ساده سازی بیشتر رابطه (۴) میتوان به رابطه (۲) رسید.

$$Ai(s) = \frac{\left(1 + \frac{sc_{ds2}}{gm2}\right)\left(1 - \frac{sc_z}{gmf}\right)}{1 + \frac{2}{gmf}(c_{in} + c_z)s + \frac{c_{in}c_d}{gm1gmf}s^2}$$
(Y)

رابطه (۲) ن شان میدهد که تابع تبدیل مدار پی شنهادی یک صفر سـمت راسـت در فرکانس gmf/cz و یک صفر سـمت چپ در فرکانس gm2/cds2 دارد. همچنین ق طب های تابع تبد یل از رابطه (۸) داده میشوند.

$$p_{1,2} = -\frac{\frac{c_{in}+c_z}{g_{mf}} \pm \sqrt{\left(\frac{c_{in}+c_z}{g_{mf}}\right)^2 - \frac{c_{in}c_d}{g_{m1}g_{mf}}}}{\frac{c_{in}c_d}{g_{m1}g_{mf}}} \tag{A}$$

رابطه (۸) محل تقریبی قطبهای مدار پیشنهادی را نشان میدهد. حال شایسته است برای درک بهتر از اندازه قطبها و انجام مقایسه بین رفتار فرکانسی مدار پیشنهادی با آینه جریان ساده، سادهسازی بیشتری انجام شـود. برای این منظور دو حالت خاص را در نظر میگیریم. نخست، فرض کنیم c<sub>z</sub><<c<sub>in</sub>=cd در این صورت خواهیم داشت:

$$p_{1,2} = -\frac{g_{m1}}{c_d} (1 \pm j)$$
(9)

با دقت در رابطه (۹) و مقایسه آن با رابطه (۱) مشخص می شود که تحت شرایط مفروض، آینه جریان پیشنهاد شده دو قطب مزدوج دارد که اندازه آنها ۱/۴۱ برابر اندازه قطب آینه جریان ساده است. لازم به

توضیح است که اگرچه قطبهای مدار پیشنهادی در فرکانسهای بالاتر از قطب آینه جریان ساده اتفاق میافتد، اما در مجموع به دلیل شیب بیشتر افت بهره، که به دلیل وجود قطبهای مزدوج رخ میدهد، فرکانس قطع Bb-3 مدار پیشنهادی زودتر از فرکانس قطع Bb-3 آینه جریان ساده اتفاق خواهد افتاد.

حال حالت دیگری را در نظر بگیریم که cz<< cd=9cin. این شرایط ز مانی رخ مید هد که برای کاهش خطای ناشــی از ناهمجوری ترانزیستورها، سطح ترانزیستورهای M1-M2 را ۹ برابر سطح ترانزیستور Mf انتخاب کرده باشیم. در این شرایط میتوان نشان داد که رابطه (۸) بهصورت رابطه (۱۰) ساده میشود.

$$p_{1,2} = -\frac{g_{m1}}{c_d} \left( 1 \pm j \sqrt{17} \right)$$
 (1.

رابطه (۱۰) نشــان میدهد که در شــرایط یاد شــده اندازه فرکانس قطبهای مزدوج آینه جریان پیشــنهادی ۴/۲۴ برابر اندازه فرکانس قطب آینه جریان ساده است.

ازاینرو، با توجه به روابط (۹) و (۱۰) میتوان نتیجه گرفت که، درصورتی که نیاز به همجوری بالایی بین ترانزیستورهای آینه مطرح نبوده و تنها سرعت عملکرد بالای مدار مورد نیاز باشد، استفاده از آینه جریان ساده با کمترین طول کانال بهترین انتخاب خواهد بود. چراکه در شرایط یاد شده این آینه جریان بهترین عملکرد فرکانسی را از خود نشان خواهد داد. اما در صورتی که همجوری بیشتر و در نتیجه خطای انتقال جریان کمتر مورد نیاز با شد، آینه جریان پیشنهاد شده عملکرد بهتری را هم از لحاظ همجوری ترانزیستور ها و هم از لحاظ رفتار فرکانسی از خود نشان خواهد داد.

#### ۴– نتایج شبیهسازی

نتایج شبیه سازی که در تکنولوژی TSMC 0.18µm CMOS، با استفاده از شبیه ساز SPECTRE RF، و در ولتاژ تغذیه ۱/۸ انجام گرفته در زیر آورده شده است. در انجام شبیه سازی ها، به منظور حذف اثر غیر ایده آل هایی نظیر مدولاسیون طول کانال، از مدار نشان داده شده در شکل ۴ استفاده شده است.



شکل ۴: ساختار استفاده شده برای انجام شبیهسازیها (الف) آینه جریان ساده (ب) آینه جریان پیشنهادی

در این شکل بندی تقویت کننده ایده آل استفاده شده اثر غیر ایده آلی های ناشـی اختلاف ولتاژ درین-سـورس ترانزیسـتورها را حذف کرده و در نتیجه میتوان تأثیر ناهمجوری ترانزیستورها، که از فرایند ساخت ناشی میشـود، را با دقت و صـحت بیشـتری مشـاهده کرد. البته باید توجه داشت که به دلیل اضافه شدن ترانزیستور M3 و تقویت کننده عملیاتی، نتایج حاصل از شبیه سازی رفتار فرکانسی مدار با نتایج به دست آمده از بخش قبل، که پاسخ فرکانسی مدار را در حالت عدم حضور ترانزیستور M3 و تقویت کننده عملیاتی محاسبه میکند، اندکی متفاوت خواهد بود اما، خوشـبختانه این تفاوت چندان زیاد نبوده و تأثیر چندانی در نتیجه کلی نخواهد داشت. به طوری که هم نتایج شبیه سازی و هم نتایج تئوری روند و نتیجه یکسانی را پیش بینی کرده و یکدیگر را تصدیق میکند.

برای شبیهسازی تأثیر عدم قطعیتها و عدم تطابقهای ناشی از فرایند ساخت و نیز مشاهده میزان خطای انتقال جریان ناشی از ناهمجوری ترانزی ستورها، از شبیه سازی Monte Carlo ا ستفاده شده است. برای این منظور از تکنولوژی فایل MC که تغییرات پروسه ساخت را برای تکنولوژی TSMC مدل می کند استفاده شده است. طبق اسناد ارائه شده توسط TSMC میزان انحراف معیار برای یک ترانزیستور با ابعاد کمینه برای پارامتر ولتاژ آستانه حدود ۷m ۱۹ و انحراف معیار برای تغییرات نسبی پارامترهای طول و عرض کانال و ضخامت اکسید به ترتیب برابر با ۲/۲۹٪، ۲/۸۶٪، ۵/۰٪ اعلام شده است. هر شبیه سازی به تکنولوژیکی و ناهمجوری ابعاد ترانزی ستورها همزمان دیده شده است. همچنین برای برر سی عملکرد فرکان سی مدار از شبیه سازی ac بهره گرفته شده است.

نتایج شبیه سازی ها به ازای ابعاد مختلف ترانزیستورها برای دو مدار آینه جریان ساده و آینه جریان پیشانهادی در جدول ۱ با یکدیگر مقایسه شده است.

	W/L ( $\mu$ m/ $\mu$ m)		Mean Value	Standard	Bandwidth
	Mf	M1-M2	(µA)	Deviation (µA)	(GHz)
SCM	-	۲/۰/۱۸	۹/۸۳	١/٣٠	۷/۲۶
		4 / •/38	٩/٨٩	۰ /۸ ۰ ۵	١/٨۶
		۶ / ۰/۵۴	٩/٩٢	۰/۵۳۶	٠/٩١
РСМ	۴/۰/۱۸	۲/۰/۱۸	۹/۲۶	۱/۶۱۰	۳/۵۰
		4 / •/38	९/९९	• /٨۵۵	۲/۹۱
		۶/ ۰/۵۴	۱۰/۰۴	۰/۵۳۷	۲/۳۴
	۸ / ۰/۳۶	۲/۰/۱۸	۹/۲۶	۱/۶۱۰	۱/۵۴
		4 / •/36	९/९९	• /٨۵۵	١/۵٣
		۶/ ۰/۵۴	۱۰/۰۴	۰/۵۳۷	1/44
	۱۲ / ۰/۵۴	۲/۰/۱۸	٩/٧۶	۱/۶۱۰	۰/۸۲
		4 / •/39	९/९९	۰/۸۵۵	۰/۸۵
		۶/ ۰/۵۴	۱۰/۰۴	• /۵۳V	• /AY

جدول ۱: مقایسه نتایج شبیهسازی

اطلاعات جدول ۱ نشان میدهد که اندازه ترانزیستور Mf تاثیری بر روی میزان انحراف معیار، که مشخصهای برای نمایش تأثیر خطاهای

ساخت بر روی دقت انتقال جریان است، ندارد. در مقابل، تأثیر مستقیم اندازه آن بر پهنای باند فرکانسی آینه جریان مشهود است. ازاینرو، پیشنهاد می شود اندازه این ترانزیستور، بهمنظور ر سیدن به پهنای باند بزرگتر، تا حد ممکن کوچک انتخاب شود. از سوی دیگر، مشاهده می شود که اندازه ترانزیستورهای M1-M2 به صورت مستقیم پارامتر انحراف معیار را تحت تأثیر قرار می دهد. به طوری که انتخاب ابعاد بزرگتر برای این ترانزیستورها انحراف معیار کوچکتری را نتیجه تأثیر میگذارد. نکته قابل توجه این است که، طبق انتظار، میزان تأثیر تأثیر میگذارد. نکته قابل توجه این است که، طبق انتظار، میزان تأثیر ساده به مراتب کمتر شده است. برای مقایسه بهتر، خلاصهای از نتایج این جدول در شکل ۵ به تصویر کشیده شده است. در این شکل، پهنای باند فرکانسی بر حسب شاخص انحراف معیار از میانگین برای هر دو



شکل ۵: مقایسه نتایج شبیهسازی پهنای باند فرکانسی و انحراف معیار از میانگین با ازای مقادیر مختلف اندازه ترانزیستورهای M1-M2

شکل ۵ بهوضوح نشان میدهد که در مقادیر ناهمجوری یا خطاهای انتقال جریان کمتر، مدار پیشنهادی عملکرد فرکانسی بسیار بهتری را نسبت به آینه جریان ساده یا هر مدار دیگری از خود نشان میدهد. برای بررسی بیشتر، رفتار فرکانسی آینه جریان پیشنهادی در نقاط گو شه فرایند ساخت با عملکرد آینه جریان ساده در این نقاط مقایسه شده است. در این شبیه سازی اندازه ترانزیستور Mf برابر μμ ۸/۱/ / ست. و اندازه ترانزیستورهای M1-M2 مطابق جدول انتخاب شده است.

نتایج این مقایسه در جدول ۲ خلاصه شده است. جانمایی آینه جریان پیشنهادی با اندازه ترانزیستورهای Mf و MI-M2 و MI-M2 به ترتیب برابر μm ۰/۱۸ / μm ۴ و μm ۴ در شکل ۶ نشان داده شده است. شکل ۶ نشان میدهد که آینه جریان پیشنهادی نسبت به آینه جریان ساده حدود ۳۵٪ مساحت بیشتری را ۱ شغال میکند. کل مساحت مصرفی آینه جریان پیشنهادی برابر با ۲۲/۳ μm

- [8] S. S. Rajput and S. S. Jamuar, "Advanced current mirrors for low voltage analog designs," in *Semiconductor Electronics, 2004. ICSE 2004. IEEE International Conference on*, Malaysia, 2004, p. 6 pp.
- [9] S. S. Rajput and S. S. Jamuar, "Low voltage analog circuit design techniques," *IEEE Circuits and Systems Magazine*, vol. 2, no. 1, pp. 24-42, 2002.
- [10] S. J. Azhari, K. Monfaredi, and H. F. Baghtash, "A novel ultra low power high performance atto-ampere CMOS current mirror with enhanced bandwidth," *Journal of Electronic Science and Technology*, vol. 8, no. 3, pp. 251-256, 2010.
- [11] H. F. Baghtash and S. J. Azhari, "Very low input impedance low power current mirror," *Analog Integrated Circuits and Signal Processing*, vol. 66, no. 1, pp. 9-18, 2011.
- [12] S. Javad Azhari, H. Faraji Baghtash, and K. Monfaredi, "A novel ultra-high compliance, high output impedance low power very accurate high performance current mirror," *Microelectronics Journal*, vol. 42, no. 2, pp. 432-439, 2011.
- [13] K. Monfaredi, H. F. Baghtash, and S. J. Azhari, "A Novel Ultra-Low-Power Low-Voltage Femto-Ampère Current Mirror," *Circuits, Systems, and Signal Processing*, vol. 31, no. 3, pp. 1-15, 2011.
- [14] D. Harris and N. Weste, "CMOS VLSI Design," ed: Pearson Education, Inc, 2010.
- [15] A. Misaka, A. Goda, K. Matsuoka, H. Umimoto, and S. Odanaka, "A statistical critical dimension control at CMOS cell level," in *International Electron Devices Meeting. Technical Digest*, USA, 1996, pp. 631-634.
- [16] A. Asenov, "Simulation of Statistical Variability in Nano MOSFETs," in 2007 IEEE Symposium on VLSI Technology, 2007, pp. 86-87.
- [17] A. Agarwal, K. Kang, S. Bhunia, J. D. Gallagher, and K. Roy, "Device-Aware Yield-Centric Dual-Vt Design Under Parameter Variations in Nanoscale Technologies," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 15, no. 6, pp. 660-671, 2007.
- [18] M. Koh, W. Mizubayashi, K. Iwamoto, H. Murakami, T. Ono, M. Tsuno, T. Mihara, K. Shibahara, S. Miyazaki, M. Hirose, "Limit of gate oxide thickness scaling in MOSFETs due to apparent threshold voltage fluctuation induced by tunnel leakage current," *IEEE Transactions on Electron Devices*, vol. 48, no. 2, pp. 259-264, 2001.
- [19] K. Bernstein, D. J. Frank, A. E. Gattiker, W. Haensch, B. L. Ji, S. R. Nassif, E. J. Nowak, D. J. Pearson, N. J. Rohrer, "High-performance CMOS variability in the 65-nm regime and beyond," *IBM Journal of Research and Development*, vol. 50, no. 4.5, pp. 433-449, 2006.
- [20] L. Mao-Feng, A. Tammineedi, and R. Geiger, "A new current mirror layout technique for improved matching characteristics," in *Circuits and Systems*, 1999. 42nd Midwest Symposium on, 1999, vol. 2, pp. 1126-1129 vol. 2.
- [21] M.-F. Lan, A. Tammineedi, and R. Geiger, "Current Mirror Layout Strategies for Enhancing Matching Performance," *Analog Integrated Circuits and Signal Processing*, journal article vol. 28, no. 1, pp. 9-26, 2001.
- [22] I. Mohammed, K. El-Kenawy, and M. Dessouky, "Layout Dependent Effects mitigation in current mirrors," in 2016 Fourth International Japan-Egypt Conference on Electronics, Communications and Computers (JEC-ECC), Egypt, 2016, pp. 107-110.
- [23] B. Razavi, *Design of analog CMOS integrated circuits*. 2016.

جدول ۲: مقایسه پهنای باند در نقاط گوشه پروسس



#### ۵– نتیجه

در این مقاله، یک آینه جریان با عملکرد فرکانسی بالا با حساسیت کم نسبت به ناهمجوری ترانزیستورها پیشنهاد شد. مشخصات این آینه جریان با مشخصات مربوط به آینه جریان ساده مقایسه شد. نتایج حاصل، عملکرد بهتر مدار پیشنهادی را در مواردی که نیاز به تطابق خوب بین جریانهای ورودی و خروجی باشد، اثبات میکند.

#### مراجع

- N. Raj, A. K. Singh, and A. K. Gupta, "Low-voltage bulkdriven self-biased cascode current mirror with bandwidth enhancement," *Electronics Letters*, vol. 50, no. 1, pp. 23-25, 2014.
- [2] F. Esparza-Alfaro, A. J. Lopez-Martin, J. Ramirez-Angulo, and R. G. Carvajal, "Low-voltage highly-linear class AB current mirror with dynamic cascode biasing," *Electronics Letters*, vol. 48, no. 21, pp. 1336-1338, 2012.
- [3] C. Laoudias and C. Psychalinos, "Low-voltage CMOS adjustable current mirror," *Electronics Letters*, vol. 46, no. 2, pp. 124-126, 2010.
- [4] S. Lee, H. Lee, J.-K. Woo, and S. Kim, "Low-voltage bandgap reference with output-regulated current mirror in 90 nm CMOS," *Electronics letters*, vol. 46, no. 14, pp. 976-977, 2010.
- [5] S. Sharma, S. S. Rajput, L. K. Magotra, and S. S. Jamuar, "FGMOS based wide range low voltage current mirror and its applications," in *Circuits and Systems*, 2002. APCCAS '02. 2002 Asia-Pacific Conference on, 2002, Indonesia, vol. 2, pp. 331-334.
- [6] S. S. Rajput and S. S. Jamuar, "A Current Mirror for Low Voltage, High Performance Analog Circuits," *Analog Integrated Circuits and Signal Processing*, journal article vol. 36, no. 3, pp. 221-233, 2003.
- [7] S. Sharma, S. Rajput, L. Mangotra, and S. Jamuar, "FGMOS Current Mirror: Behaviour and Bandwidth Enhancement," *Analog Integrated Circuits and Signal Processing*, vol. 46, no. 3, pp. 281-286, 2006.